JPH02126678A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、静電誘導型トランジスタ（以下Ｓ■トラン
ジスタという）や静ｆｆ１ｌ導型サイリスタ（以下８１
サイリスタという）などの半導体装置の製造方法に関す
るものである。

（従来の技術〕 第４図（ａ）、　（ｂ）は５ｌｌ−ランジスタやＳｌサ
イリスクなどの半導体装置の従来の製造方法の途中まで
の工程を示す断面図である。すなわち、この製造方法に
おいては、先ず第４図（ａ）に示すようにｐ型のＳｉ基
板１の表面１ａにチャネル領［１ｂとなる部分を残して
、例えばボロン拡散などによってｐ型のゲート領域２が
選択的に形成される。

ついで第４図（ｂ）に示すように、上記チャネル領域１
ｂおよびゲート領域２を含むＳｉ基板１の表面１ａに、
例えば５ｉＣ１４とＨ２とを反応させる気相成長によっ
てｎ”層３が形成される。このあと、周知の方法によっ
て、上記ｎ　層３の一部を残すことによってソース領域
が形成され、また、ＳＩトランジスタ（Ｓｌサイリスク
）の場合には、３ｉ基板１の裏面側にｎ＋層〈ｐ＋層）
からなるドレイン領域（エミッタ領域）が形成され、さ
らにゲート領域２．ソース領域、ドレイン領域（エミッ
タ領域）上にそれぞれゲート電極、ソース電極、ドレイ
ン電極（エミッタ電極）が形成される。

上記した気相成長の工程では、次の反応５ｉｃｋ　　＋
２Ｈ２；ゴＳ　ｉ　＋４ＨＣｊ！によって、ソース領域
となるＳ：のｎ−層が３ｉ基板１上に成長する。この反
応では、３ｉの成長と同時に、ＨＣｌによるＳｉ基板１
の気相エツチングも進むが、３ｉの成長速度の方がエツ
チングによって除去される速度よりも大きいために、結
果として３ｉ単結晶層が３ｉ基板１上に成長する。

〔発明が解決しようとする課題〕

しかしながら、上記した従来の製造方法では、気相成長
の工程において３ｉ基板１の表面１ａがエツチングされ
る、つまりｐ型のゲート領域２がエツチングされるので
、このゲート領１ｊｉ２を形成しているボロンなどの不
純物が反応ガス中に取り込まれ、これが気相成長するｎ
−１３に取り込まれるというオートドーピング作用が生
じることになる。このため気相成長したｎ　層と３ｉ基
根１表面１ａとの境界近傍に第５図に示すようにｐ型の
反転層４が形成されてしまい、この反転層４のためにＲ
柊的に得られる製品としての５ｌ）−ランジスタやＳｌ
サイリスタのオン特性にバラツキが生じて量産時の製品
歩留りを低下させるという問題点があった。

この発明は、このような問題点を解消するためになされ
たもので、ＳｌトランジスタやＳｌサイリスタを歩留り
良く製造することのできる半導体装置の製造方法を得る
ことを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置の製造方法は、第１導電型の
半導体基板の第１主表面上に第２導電型の領域を選択的
に形成する工程と、この領域上に酸化膜または窒化膜を
形成する工程と、この酸化膜または窒化膜の形成領域を
含む前記第１主表面上に第１導電型の第１半導体層を気
相成長によって形成する工程とを含むものである。また
、この発明に係る半導体装置は、前記製造方法により得
られる構造に加え、その構造における前記半導体基板の
第２主表面上に形成される比較的低抵抗の第１あるいは
第２導電型の第２半導体層と、前記構造における前記第
１半導体層上に形成される比較的低抵抗の第１導電型の
第３半導体層とをさらに備えるものである。

（作用） この発明においては、気相成長の工程前に第２導電型の
領域の表面が酸化膜または窒化膜によって被覆されるた
めに、気相成長の工程において該第２導電型の領域はエ
ツチングされにくく、したがって該第２導電型の領域を
形成する不純物が気相成長する半導体層に取り込まれて
、この半導体層と上記半導体基板表面との境界部に反転
層が形成されるということはない。

〔実施例〕

第１図（ａ）〜（ｄ）はこの発明による半導体装置の製
造方法の途中までの工程の一実施例を示す縦断面である
。すなわち、この製造方法はＳｌトランジスタやＳｌサ
イリスタの製造方法を示したものであって、先ず第１図
（ａ）に示すようにｎ型の３ｉ基根１の表面１ａにチセ
ネル領域１ｂとなる部分を残して、例えばボロン拡散な
どによってｐ型のゲート領域２が選択的に形成される。

ついで第１図（ｂ）に示すように、３ｉ基板１の表面１
ａ上に酸化膜５が形成される。この酸化膜５に代えて窒
化膜を用いてもよい。このあと、酸化膜５のうち上記チ
ャネルｉ！［１ｂに相当する部分がエツチングにより第
１図（Ｃ）に示すように除去される。

すなわち、酸化膜５は上記ゲート領域２の表面上にのみ
形成される。ついで第１図（ｄ）に示すように酸化膜５
を含む３ｉ基板１の表面１ａ上に、従来と同様に５ｉＣ
１４とＨ２を反応させる気相成長によってｎ　　１ＦＪ
３が形成される。このとき、ゲート領域２の表面は酸化
膜５で覆われており、酸化膜５はＨＣｌとの反応が３ｉ
と比べて極めて遅いので、ゲート領域２が気相成長に伴
ってエツチングされるのが防止される。したがって、ゲ
ート領域２を形成しているボロンなどの不純物がオート
ドーピング作用によって気相成長するｎ　　１１３に取
り込まれ、ｎ　層３とＳｉ基板１表面１ａとの境界部に
ｐ型の反転層が形成されるということはない。

このあと、周知の方法によって第２図に示すように、上
記ｎ−層層上上低抵抗のｎ＋層３ａを形成しその一部を
残すことによりソース領ｈｉ６が形成され、また３ｉ基
板１の裏面側に　＋　ｍからなるドレイン領域７が形成
され、さらにゲート領域２、ソース領域６．ドレイン領
域７上にそれぞれゲート電極８．ソース電極９．ドレイ
ン電極１０が形成されてＳＩトランジスタ１１とされる
。

方、第３図に示すように、３ｉ基板１の裏面側に、上記
ｎ＋層からなるドレイン領１１１１７．ドレイン電極１
０に代わって、ｐ＋層からなるエミッタ領域１２、エミ
ッタ電極１３が形成される場合にはＳｌサイリスタ１４
が得られる。

このような工程によって得られたＳＩトランジスタ１１
やＳｌサイリスタ１３では上記した反転層が形成されな
いために、製品間でオン特性にバラツキが生じることは
ない。なお、第１図（ｄ）の気相成長工程において形成
されるｎ　層３（第２図および第３図ではソース領域６
）のうち、斜線を施して示す酸化膜５上の部分では多結
晶３ｉが形成される一方、斜線を施さないチャネル１ｂ
上の部分では単結晶Ｓ１が形成されることになるが、こ
れらの差が得られる製品の特性に影響を与えることはな
い。

なお上記実施例では半導体基板がｎ型のＳｉ基板の場合
について説明したが、ｐ型の３ｉ基板を用い上記した各
導電型を逆にしてＳＩトランジスタやＳｌサイリスタを
得てもよい。

〔発明の効果〕

この発明は以上説明したとおり、気相成長の工程前に第
２導電型の領域の表面を酸化膜または窒化膜で被覆して
、気相成長される半導体層にオートドーピング作用によ
る反転層が形成されるのを防止するようにしているので
、得られるＳＩトランジスタやＳｌサイリスタなどのオ
ン特性に上記反転層に起因するバラツギが生じず、製品
歩留りを大幅に向上させることができるという効果があ
る。

【図面の簡単な説明】

第１図　（ａ）〜（ｄ）はこの発明による半導体装置の
製造方法の一実施例の工程を示す断面図、第２図はその
製造方法により得られるＳＩトランジスタを示す断面図
、第３図はその製造方法により得られるＳｌサイリスタ
を示す断面図、第４図（ａ）（ｂ）は従来の半導体装置
の製造方法の工程を示す断面図、第５図はその製造方法
の途中の工程で得られる半製品を示す断面図である。 図において、１は３ｉ基板、２はゲート領域、３はｎ−
層、５は酸化膜である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）第１導電型の半導体基板の第１主表面上に第２導
   電型の領域を選択的に形成する工程と、前記領域上に酸
   化膜または窒化膜を形成する工程と、前記酸化膜または
   窒化膜の形成領域を含む前記第１主表面上に第１導電型
   の第１半導体層を気相成長によつて形成する工程とを含
   む半導体装置の製造方法。
2. （２）請求項１記載の製造方法により得られる構造に加
   え、その構造における前記半導体基板の第２主表面上に
   形成される比較的低抵抗の第１あるいは第２導電型の第
   ２半導体層と、前記構造における前記第１半導体層上に
   形成される比較的低抵抗の第１導電型の第３半導体層と
   をさらに備える半導体装置。