JPH02125760A - サーマルヘッド制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサーマルヘッド制御回路に関し、特にサーマル
プリンタにおけるサーマルヘッドの制御回路に関する。

〔従来の技術〕

サーマルプリンタの制御部からサーマルヘッドに駆動信
号を送る形式には制御部の出力とサーマルヘッドのドツ
ト発熱体を一対一で結ぶパラレル形式と、駆動信号をシ
リアルデータ形式でサーマルヘッドに送り、サーマルヘ
ッド側でシリアル・パラレル変換を行なうシリアル形式
とがある。

シリアル形式では制御部とサーマルヘッドをつなぐケー
ブルの本数を少なく出来るが、サーマルヘッド側でシリ
アル・パラレル変換を行なうのでサーマルヘッド周辺の
構成が複雑になり、また印字速度にも制限が出て来ると
いう短所がある。

一方、パラレル形式では、サーマルヘッド周辺は簡単に
なるが、制御部とサーマルヘッドを結ぶケーブルの本数
が多くなるという短所がある。

そこで従来は、プリンタの仕様や構造的制限を考慮して
画形式のうちどちらかを選択してきた。

従ってサーマルヘッドの制御回路もパラレル形式かシリ
アル形式かで、それぞれ違う回路が採用されていた。

〔発明が解決しようとする課題〕 上述した従来のサーマルヘッド制御回路はプリンタの性
能・仕様がメカ部分によってほとんどが決定されてしま
うので、性能・仕様の異なるプリンタ間でもなるべく共
通化するような制御部が望ましい。とくに制御部をカス
タムＬＳＩ化して省スペース化省コスト化を図ろうとす
ると従来のようにサーマルヘッドの形式によって制御回
路が異なるのは好ましくない。

上述した従来のサーマルヘッド制御回路に対し、本発明
は、サーマルヘッドへの駆動信号の伝達をパラレル形式
でもシリアル形式でも行なえるという相違点を有する。

〔課題を解決するための手段〕

本発明のサーマルヘッド制御回路は各ドツトの印字履歴
に基づいてサーマルヘッドのドツト発熱体への通電時間
を制御するサーマルプリンタにおいて、印字動作の基本
タイミングとなる印字周期信号とサーマルヘッドへ与え
られる駆動信号がパラレル形式かシリアル形式かを表わ
すＰ／Ｓ情報と各ドツトの通電時間を指定する駆動パル
ス選択信号とを発生する制御信号発生部と、該制御信号
発生部からの印字周期信号を基に立ち上がりが異なり立
ち下がりが同じである数種類の駆動パルスと駆動パルス
の立ち上がりに同期して発生するシリアルデータラッチ
パルスと各シリアルデータラッチパルスの立ち下がりの
直後にサーマルヘッドのドツト発熱体の数だけ発生する
シリアルクロックとを発生するパルス発生部と、前記制
御信号発生部から与えられたＰ／Ｓ情報がパラレル形式
を示している時に駆動パルス選択信号に対応して前記パ
ルス発生部から送られる駆動パルスのうちひとつを選ん
で出し、Ｐ／Ｓ情報がシリアル形式を示している時には
パラレル形式の時よりひとつだけ長い駆動パルスを選択
し出力する駆動パルス選択部と、駆動パルス選択部が出
力する選択された駆動パルスを前記パルス発生部から与
えられるシリアルデータラッチパルスの立ち下がりでラ
ッチし、シリアルクロックの立ち上がりでシリアルデー
タを出力するパラレルロードシフトレジスタとを有して
いる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の機能ブロック図である。本
実施例ではサーマルヘッドのドツト発熱体の数は簡単の
ために３個としである。制御信号発生部１はマイクロプ
ロセッサで構成され、印字周期信号ＡとＰ／Ｓ情報Ｂと
２ビツトの駆動パルス選択信号Ｃを出力する。パルス発
生部２は、制御信号発生部１から送られる印字周期信号
Ａに同期して４種類の駆動パルスＤとシリアルデータラ
ッチパルスＥとシリアルクロックＦを発生する。

第２図はパルス発生部２の具体的構成を表わした回路図
で、２個のダウンカウンタ１３，１７とシフトレジスタ
１４とＤｔｙｐｅフリップフロップ１５と２個のインバ
ータ１１．１９と３個のＡＮＤゲート１２，１６．１８
とで構成される。ダウンカウンタ１３はロード信号が入
ると“°５゛′が口−ドされるダウンカウンタで印字周
期信号Ａが立ち上がるとり゛ロックａが入力されて５ク
ロツク毎にボロウ出力からシリアルデータラッチパルス
Ｅが出力される。シリアルデータラッチパルスＥの立ち
下がりでＤｔｙｐｅフリップフロップ１６の出力すがハ
イになりダウンカウンタ１７のクロック入力にシリアル
クロックＦが入力される。ダウンカウンタ１７はロード
信号が入力されると“３′。

がロードされるダウンカウンタで、シリアルクロックド
３個でボロウ信号ｄが出力されＤｔｙｐｅフリップフロ
ップ１５がリセットされるので次のシリアルデータラッ
チパルスＥが出るまでシリアルクロックＦは発生しない
。また印字周期信号Ａが立ち上がって最初のシリアルデ
ータラッチパルスＥでシフトレジスタ１４が１回動作し
て駆動パルスＤ−１がハイレベルになる。以下同様にク
ロ１２８５個毎に駆動パルスＤ−２、Ｄ−３と順次ハイ
レベルになっていく。また同じくシリアルデータラッチ
パルスＥと３個のシリアルクロックＦが発生する。そし
て４個目のシリアルデータラッチパルスＥが発生すると
駆動パルスＤ−４がハイレベルになってそれ以降ダウン
カウンタ１３が動作しないので４組目のシリアルクロッ
クＦは発生しない。

そして次に印字周期信号Ａがロウレベルになってシフト
レジスタ１４およびｏｔｙｐｅフリップフロップ１５が
リセットされ、次の印字周期の始まりに備える。第５図
は以上説明したパルス発生部２の各部の動作を表わすタ
イミング図である。

駆動パルス選択部３は、サーマルヘッドのドツト発熱体
と同数の同じ回路で構成され、それぞれの回路は第３図
に示す様に、２ビツトのアダー（ＡＤＤＥＲ）２１と４
ビツトのセレクタ２２とＡＮＤゲート２３で構成される
。印字情報は該当するドツトを印字するかしないかの情
報でロウレベルで印字しないことを意味し、この時ヘッ
ド駆動信号■はロウレベルである。印字情報がハイレベ
ルは印字するを意味し、この時、アダー２１のいっぽう
の入力には制御信号発生部１が発生する印字履歴を考慮
して最良の印字結果が得られる駆動パルスＤに対応する
２ビツトの駆動パルス選択信号Ｃが入力され、他方には
駆動信号のサーマルヘッドへの伝達形式であるＰ／Ｓ情
報情報口力される。

Ｐ／Ｓ情報情報口ラレル形式の時にロウレベルが、シリ
アル形式の時にハイレベルが制御信号発生部１から与え
られる。本実施例はパラレル形式でＰ／Ｓ情報情報口ウ
レベルとなって駆動パルス選択信号Ｃがそのままセレク
タ２２のセレクト信号入力へ伝えられる。なお本実施例
においてはサーマルヘッドへ駆動信号として伝えられる
駆動パルスはＤ−２，Ｄ−３，Ｄ−４の３種類で、これ
らの対応する駆動パルス選択信号Ｃの値は、２．１゜０
である。つまり駆動パルス選択信号Ｃが２の時駆動パル
スＤ−２が、１の時Ｄ−３が、Ｏの時り一４が駆動信号
と７してサーマルヘッドへ伝達され、その通電時間は印
字履歴を考慮して最良の印字結果が得られるものである
。

次にシリアル形式のサーマルヘッドを用いた場合の他の
実施例を説明する。シリアル形式ではＰ／Ｓ情報情報口
イレベルになるので、セレクタ２２はセレクト信号入力
には、駆動パルス選択信号Ｃの値に１を加算した値が入
力される。つまり駆動パルス選択信号ＣがＯのときには
ヘッドらｖ動信号■は駆動パルスＤ−３になるといった
具合にパラレル形式よりひとつ長い駆動パルスが選択さ
れる。そしてヘッド駆動信号Ｉはシリアルデータラッチ
パルスＥの立ち下がりでパラレルロードシフトレジスタ
６に読み込まれ、シリアルクロックＦの立ち上がりに同
期してシリアルデータＧとして出力され、サーマルヘッ
ド部へ送られる。第４図はシリアル形式のサーマルヘッ
ド部の回路図である。ここでサーマルヘッド部は、シフ
トレジスタ３１と３ピツドＤｔｙｅフリツプフロツプ３
２とヘッドドライバ３３とサーマルヘッド３４で構成さ
れる。シフトレジスタ３１はパラレルロードシフトレジ
スタ６から送られたシリアルデータＧをシリアルクロッ
クＦの立ち下がりで順次読み込む、つまりパラレルロー
ドシフトレジスタ６でパラレル・シリアル変換されたヘ
ッド駆動信号をシリアル・パラレル変換して元に戻すこ
とになる。

シフトレジスタでシリアル・パラレル変換された信号は
シリアルデータラッチパルスＥの立ち上がりでＤｔｙｐ
ｅフリップフロップ３２にラッチされ、ハイレベルの時
にはヘッドドライバ３３によってサーマルヘッド３４は
通電される。次にサーマルヘッドが通電されるタイミン
グについて説明する。いま駆動パルス選択信号Ｃが２゛
°の場合３例にとると、セレクタ２２のセレクト信号入
力は゛３°′となりヘッド駆動信号ＩはＤ−１のタイミ
ングでハイレベルになる。そのためＤｔｙｐｅフリップ
フロップ３２の出力は印字周期信号Ａがハイレベルにな
ってから２番目のシリアルデータラッチパルスＥが出た
ときにハイレベルになる。

その結果サーマルヘッド３４が通電されるのはＤ２と同
じタイミングとなり、パラレル形式と同じになる。同様
に駆動パルス選択信号Ｃが°１°′の時は駆動パルスＤ
−３のタイミングで、°“０”の時にはＤ−４タイミン
グでサーマルヘッドが通電される。そして何れの場合も
駆動パルスＤ−２がロウレベルになると通電が終了する
。この様に駆動パルス選択信号Ｃの値が同じなら、パラ
レル形式でもシリアル形式でも同じ通電時間となる。

〔発明の効果〕

以上説明したように本発明は、サーマルヘッドへの駆動
パルスの伝達形式がパラレル形式でもシリアル形式でも
使えるサーマルヘッド制御回路を提供することにより、
サーマルプリンタの制御部を共通化できる効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例を示す機能ブロック図、第２
図はの一実施例におけるパルス発生部を示す回路図、第
３図は一実施例における駆動パルス選択部分示す回路図
、第４図はシリアル形式のサーマルヘッド部を示す回路
図、第５図は本発明の一実施例における各部の働きを示
すタイミング図である。 １・・・制御信号発生部、２・・・パルス発生部、３・
・・駆動パルス選択部、４・・・ヘッドドライバ、５・
・・サーマルヘッド、６・・・パラレルロードシフトレ
ジスタ、１１．１９・・・インバータ、１２，１６．１
８・・・ＡＮＤゲート、１３．１７・・ダウンカウンタ
、１４・・・シフトレジスタ、１５・・Ｄｔｙｐｅフリ
ップフロップ、２１・・・アダー、２２・・・セレクタ
、２３・・ＡＮＤケート、３１・・・シフトレジスタ、
３２・・Ｄｔｙｐｅフリップフロップ、３３・・・ヘッ
ドドライブ、３４・・・サーマルヘッド。

Claims (1)

【特許請求の範囲】
1. 各ドットの印字履歴に基づいてサーマルヘッドのドット
   発熱体への通電時間を制御するサーマルプリンタにおい
   て、印字動作の基本タイミングとなる印字周期信号とサ
   ーマルヘッドへ与えられる駆動信号がパラレル形式かシ
   リアル形式かを表わすＰ／Ｓ情報と各ドットの通電時間
   を指定する駆動パルス選択信号とを発生する制御信号発
   生部と、該制御信号発生部からの印字周期信号を基に立
   ち上がりが異なり立ち下がりが同じである数種類の駆動
   パルスと駆動パルスの立ち上がりに同期して発生するシ
   リアルデータラッチパルスと各シリアルデータラッチパ
   ルスの立ち下がりの直後にサーマルヘッドのドット発熱
   体の数だけ発生するシリアルクロックとを発生するパル
   ス発生部と、前記制御信号発生部から与えられたＰ／Ｓ
   情報がパラレル形式を示している時に駆動パルス選択信
   号に対応して前記パルス発生部から送られる駆動パルス
   のうちひとつを選んで出し、Ｐ／Ｓ情報がシリアル形式
   を示している時にはパラレル形式の時よりひとつだけ長
   い駆動パルスを選択し出力する駆動パルス選択部と、駆
   動パルス選択部か出力する選択された駆動パルスを前記
   パルス発生部から与えられるシリアルデータラッチパル
   スの立ち下がりでラッチし、シリアルクロックの立ち上
   がりでシリアルデータを出力するパラレルロードシフト
   レジスタとから構成され、サーマルヘッドへの駆動信号
   をパラレル・シリアル両形式で出力出来るようにしたこ
   とを特徴とするサーマルヘッド制御回路。