JPH02125460A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02125460A JPH02125460A JP27890388A JP27890388A JPH02125460A JP H02125460 A JPH02125460 A JP H02125460A JP 27890388 A JP27890388 A JP 27890388A JP 27890388 A JP27890388 A JP 27890388A JP H02125460 A JPH02125460 A JP H02125460A
- Authority
- JP
- Japan
- Prior art keywords
- pins
- package
- semiconductor integrated
- integrated circuit
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 12
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に関する。
従来、この種の半導体集積回路は、絶縁性容器の底面に
ピンを配列して設けたピングリッドアレイ（以下ＰＧＡ
と記す）型パッケージに半導体チップを搭載して絶縁性
キャップ又は金属キャップにより封止して半導体集積回
路を構成する。
ピンを配列して設けたピングリッドアレイ（以下ＰＧＡ
と記す）型パッケージに半導体チップを搭載して絶縁性
キャップ又は金属キャップにより封止して半導体集積回
路を構成する。
上述した従来の半導体集積回路は、パッケージの構成材
料として、絶縁性材料を使用しており、限られた部分に
しか金属が使用されていないため、容器の熱抵抗が大き
く半導体チップの熱放散が困難であるという欠点、及び
、各ピン間相互の電気的結合を生ずるという欠点がある
。
料として、絶縁性材料を使用しており、限られた部分に
しか金属が使用されていないため、容器の熱抵抗が大き
く半導体チップの熱放散が困難であるという欠点、及び
、各ピン間相互の電気的結合を生ずるという欠点がある
。
本発明の半導体集積回路は、ＰＧＡ型パッケージを有す
る半導体集積回路において、前記パッケージに設けたピ
ンのそれぞれに対応して設けた開孔部を有し前記パッケ
ージのピンが配置されている面に前記ピンと接触しない
ように接着した金属板を備えている。
る半導体集積回路において、前記パッケージに設けたピ
ンのそれぞれに対応して設けた開孔部を有し前記パッケ
ージのピンが配置されている面に前記ピンと接触しない
ように接着した金属板を備えている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す斜視図である。
図に示すように、セラミック域はプラスチックで形成さ
れた容器１の底面に配列して設けたピン２を有するＰＧ
Ａ型パッケージと、各々のピン２に対応し、かつ、ピン
２のどの部分とも接することの無い直径を有する開孔部
４を有する金属板３が容器１のピン２が配置される底面
にピン２と接触しないように接着され、かつ、接地電位
に接続される。
れた容器１の底面に配列して設けたピン２を有するＰＧ
Ａ型パッケージと、各々のピン２に対応し、かつ、ピン
２のどの部分とも接することの無い直径を有する開孔部
４を有する金属板３が容器１のピン２が配置される底面
にピン２と接触しないように接着され、かつ、接地電位
に接続される。
金属板３の熱伝導率は容器１に比べて極めて高く、本例
のごとき構造を採用することにより、パッケージの熱抵
抗を低下させることが可能となる。
のごとき構造を採用することにより、パッケージの熱抵
抗を低下させることが可能となる。
また、各々のピン２の間には、接地された金属板４が存
在することとなり、各ピン間の電気的結合を低減させる
効果が得られる。
在することとなり、各ピン間の電気的結合を低減させる
効果が得られる。
以上説明したように、本発明はＰＧＡ型パッケージを有
する半導体集積回路のピンのそれぞれに対応して設けた
開孔部を有し、かつ、ピンと接触しないようにパッケー
ジの底面に設けた金属板を獲け、金属板を接地電位に接
続することにより、パッケージの熱抵抗を低下させる効
果、及び各ピン間相互の電気的結合を低減させる効果が
得られる。
する半導体集積回路のピンのそれぞれに対応して設けた
開孔部を有し、かつ、ピンと接触しないようにパッケー
ジの底面に設けた金属板を獲け、金属板を接地電位に接
続することにより、パッケージの熱抵抗を低下させる効
果、及び各ピン間相互の電気的結合を低減させる効果が
得られる。
第１図は、本発明の一実施例を示す斜視図である。
１・・・容器、２・・・ピン、３・・・金属板、４・・
・開孔部。
・開孔部。
Claims (1)
- ピングリッド・アレイ型パッケージを有する半導体集積
回路において、前記パッケージに設けたピンのそれぞれ
に対応して設けた開孔部を有し前記パッケージのピンが
配置されている面に前記ピンと接触しないように接着し
た金属板を備えたことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27890388A JPH02125460A (ja) | 1988-11-02 | 1988-11-02 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27890388A JPH02125460A (ja) | 1988-11-02 | 1988-11-02 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02125460A true JPH02125460A (ja) | 1990-05-14 |
Family
ID=17603701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27890388A Pending JPH02125460A (ja) | 1988-11-02 | 1988-11-02 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02125460A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140066642A (ko) * | 2012-11-23 | 2014-06-02 | 쇼오트 아게 | 특히 전자장치 하우징을 위한 하우징 부품 |
-
1988
- 1988-11-02 JP JP27890388A patent/JPH02125460A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140066642A (ko) * | 2012-11-23 | 2014-06-02 | 쇼오트 아게 | 특히 전자장치 하우징을 위한 하우징 부품 |
| CN103841782A (zh) * | 2012-11-23 | 2014-06-04 | 肖特公开股份有限公司 | 壳体构件，特别是用于电子部件壳体的壳体构件 |
| JP2014107568A (ja) * | 2012-11-23 | 2014-06-09 | Schott Ag | 特に電子ケーシング用のケーシング構成部品 |
| US9585268B2 (en) | 2012-11-23 | 2017-02-28 | Schott Ag | Housing component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0492462A (ja) | 半導体装置 | |
| JPS6128219B2 (ja) | ||
| JPH02125460A (ja) | 半導体集積回路 | |
| JPH023621Y2 (ja) | ||
| JPH03191554A (ja) | 半導体装置 | |
| JPH0719148Y2 (ja) | マイクロ波回路用パッケージ | |
| JPH03101256A (ja) | 半導体装置 | |
| JPH0360059A (ja) | 半導体装置 | |
| JPH0358464A (ja) | 半導体装置 | |
| JPH0567721A (ja) | セラミツク・フラツト・パツケ−ジ | |
| JPS59132641U (ja) | 半導体装置用基板 | |
| JPS61153374U (ja) | ||
| JPS6263935U (ja) | ||
| JPH02137062U (ja) | ||
| JPH01146548U (ja) | ||
| JPS6443580U (ja) | ||
| JPH0714657U (ja) | 半導体装置 | |
| JPH02101487U (ja) | ||
| JPH065733A (ja) | 集積回路パッケージ | |
| JPH0621254A (ja) | Ｉｃパッケージ | |
| JPH02142167A (ja) | 半導体集積回路用パッケージ | |
| JPH0213747U (ja) | ||
| JPH0226243U (ja) | ||
| JPH04250655A (ja) | 集積回路装置 | |
| JPS61140545U (ja) |