JPH0213747U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案に係る高密度半導体パツケージ
の第１実施例であるフラツトパツケージの要部拡
大斜視図、第２図はその多層セラミツクス基盤の
分解斜視図、第３図はそのフラツトパツケージの
側面図、第４図は本考案に係る高密度半導体パツ
ケージの第２実施例のフラツトパツケージの要部
拡大斜視図で、第５図はそのフラツトパツケージ
の側面図、第６図は第３実施例のフラツトパツケ
ージの本考案に係る要部拡大斜視図で、第７図は
そのフラツトパツケージの側面図である。 図中１０，１０ａ，１０ｂ……フラツトパツケ
ージ、２０……セラミツクス基盤、２１……上平
面、２２……下平面、３０……リード、３１，３
１ａ，３１ｂ……上面リード、３３，３３ａ……
下面リード、４０……バイアホール、５０……メ
タライズパツト（ろう付け部）。

Claims (1)

1. 【実用新案登録請求の範囲】 集積回路を形成する半導体素子を搭載するため
   のセラミツクス基盤に、該半導体素子の電極と外
   部接続端子であるリードとを電気的に接続する配
   線パターンを形成し、セラミツクス基盤の表面に
   引き出された多数の配線パターン端部に多数のろ
   う付け部を形成し、多数のろう付け部に多数のリ
   ードをろう付けしてなる平板状の高密度半導体パ
   ツケージにおいて、 平板状セラミツクス基盤の上下両平面外周部に
   それぞれ多数の上下リードを配列してろう付けし
   、下面リード群は小さく複数回屈曲し、上面リー
   ド群は大きく複数回屈曲し、上下両面リード群そ
   れぞれのリード端部面を下平面の下側のセラミツ
   クス基盤と平行する同一平面上に配したことを特
   徴とする高密度半導体パツケージ。