JPH01145138U - - Google Patents
Info
- Publication number
- JPH01145138U JPH01145138U JP4133888U JP4133888U JPH01145138U JP H01145138 U JPH01145138 U JP H01145138U JP 4133888 U JP4133888 U JP 4133888U JP 4133888 U JP4133888 U JP 4133888U JP H01145138 U JPH01145138 U JP H01145138U
- Authority
- JP
- Japan
- Prior art keywords
- lead
- integrated circuit
- brazed
- semiconductor element
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
第１図および第２図は本考案の第１実施例を示
し、第１図はフラツトパツケージの本考案に係わ
る要部拡大図、第２図はフラツトパツケージの平
面図、第３図は本考案の第２実施例を示すＤＩＰ
の要部斜視図、第４図ないし第６図は従来のフラ
ツトパツケージの要部拡大図である。 図中 １……フラツトパツケージ、２……セラ
ミツク基盤、３……リード、４……バイアホール
（引出部）、５……ろう付け部、Ｈ１……ろう付
け部のバイアホールとの接続幅、ｈ１……ろう付
け部のリードとの接続幅。
し、第１図はフラツトパツケージの本考案に係わ
る要部拡大図、第２図はフラツトパツケージの平
面図、第３図は本考案の第２実施例を示すＤＩＰ
の要部斜視図、第４図ないし第６図は従来のフラ
ツトパツケージの要部拡大図である。 図中 １……フラツトパツケージ、２……セラ
ミツク基盤、３……リード、４……バイアホール
（引出部）、５……ろう付け部、Ｈ１……ろう付
け部のバイアホールとの接続幅、ｈ１……ろう付
け部のリードとの接続幅。
Claims (1)
- 【実用新案登録請求の範囲】 集積回路が形成された半導体素子を搭載するた
めのセラミツク基盤に、前記半導体素子の電極と
外部接続端子であるリードとを電気的に接続させ
るための配線パターンを形成するとともに、前記
セラミツク基盤の表面に引き出された前記配線パ
ターンの引出部にろう付け部を形成し、該ろう付
け部に前記リードをろう付けしてなる集積回路パ
ツケージにおいて、 前記ろう付け部は、前記引出部をジグザグ状に
配置することにより、前記引出部との接続幅を前
記リードとの接続幅より広くしたことを特徴とす
る集積回路パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988041338U JPH0719162Y2 (ja) | 1988-03-29 | 1988-03-29 | 集積回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988041338U JPH0719162Y2 (ja) | 1988-03-29 | 1988-03-29 | 集積回路パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01145138U true JPH01145138U (ja) | 1989-10-05 |
| JPH0719162Y2 JPH0719162Y2 (ja) | 1995-05-01 |
Family
ID=31267779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988041338U Expired - Lifetime JPH0719162Y2 (ja) | 1988-03-29 | 1988-03-29 | 集積回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719162Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512791A (en) * | 1978-07-14 | 1980-01-29 | Nec Corp | Semiconductor device |
-
1988
- 1988-03-29 JP JP1988041338U patent/JPH0719162Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512791A (en) * | 1978-07-14 | 1980-01-29 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0719162Y2 (ja) | 1995-05-01 |