JPH02122549A - 混成集積回路基板 - Google Patents

混成集積回路基板

Info

Publication number
JPH02122549A
JPH02122549A JP27680388A JP27680388A JPH02122549A JP H02122549 A JPH02122549 A JP H02122549A JP 27680388 A JP27680388 A JP 27680388A JP 27680388 A JP27680388 A JP 27680388A JP H02122549 A JPH02122549 A JP H02122549A
Authority
JP
Japan
Prior art keywords
circuit board
metallize
substrate
integrated circuit
thermal conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27680388A
Other languages
English (en)
Inventor
Kazuhide Deguchi
出口 和秀
Akihisa Okawa
大川 晃久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP27680388A priority Critical patent/JPH02122549A/ja
Publication of JPH02122549A publication Critical patent/JPH02122549A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野j この発明は無線機の送信部高周et力増幅段に使用する
高周波電力増幅用混成集積回路基板に関するものである
〔従来の技術1 第4図ないし第6図は従来の混成集積回路基板の構成を
示すもので、第4図(8)、(b)は出力室カフW程度
までの混成集積回路基板の平面図および拡大断面図であ
る。図において、(4)は放熱とこの混成集積回路のア
ースを併用した銅板にめっきを施こした放勢フィン、(
5)は低融点はんだ(6)ではんだ付けされた両面メタ
ライズ(下面全面メタライズおよび上面パターン化)の
アルミナ等の誘電体による回路基板、(7)は回路基板
(5)上面の回路メタライズ(8)上に高融点はんだで
はんだ付けされた銅ブロック、(9)は銅ブロック(釣
上に高融点はんだ付けされた銅ブロック、(9)は銅ブ
ロック(7)上に高融点はんだ付されたトランジスタチ
ップ、 (10)はトランジスタのエミッタパッドより
スルーホール(13)により裏面メタライズ(アース)
に接続された上面アースメタライズ(12)にはんだ付
されたエミッタブリッヂ(11)に接続し、エミッタア
ースとするための金線等のエミッタボンディングワイヤ
に接続し、エミッタアースとするための金線等のエミッ
タボンディングワイヤ、(14)は回路基板(5)上に
メタライズされたベースメタライズと接続シ、整合回路
に接続するためのベース・ワイヤポンディング、(15
)は上面メタライズである〇第5図(a)、(b)は第
4図に示したものに改良を加えたものの平面図および拡
大断面図である。(16)は下面メタライズ(17)お
よび上面メタライズ(18)を施したベリリア等の熱伝
導率の良い誘電体基板(19)Hトランジスタチップ(
9)の裏面(コレクタ)と高融点はんだではんだ付けさ
れた誘電体基板(16)の上面メタライズ(18)と回
路メタライズ(8)を接続するためのコレクタポンディ
ングワイヤであるう 第6図(a)、(b)は出力14W程度以上のものの平
面図および拡大断面図である。図において、(21)は
半完成トランジスタ(20)のコレクタリード、(22
)は半完成トランジスタ(20)のベースリード、(2
3)はコレクタリード(21)と出力側の回路メタライ
ズ(8)ペースリード(22)と入力側の上面メタライ
ズ(15)を接続した低融点はんだである。
次に動作および組立方法について説明する。
第4図は従来の高周波高出力トランジスタの構成を示す
が回路基板(5)(普通アルミナ基板:A120396
%以上、熱伝導率=0.04cal/c*・sea、 
C)に鋼ブロック(7)を介してダイポンディングする
ために熱抵抗が高く、使用限度はせいぜい7W出力まで
である。
第5図は第4図に示す混成集積回路基板の欠点をなくす
ため、回路基板(5)に窓をあけ、トランジスタチップ
(9)のダイポンディング部のみ、ベリリア基板(Be
O、熱伝導率= 0.5 ca l/m、sec、℃)
とし、放熱を良くしたものである。しかし、この組立方
法はトランジスタチップ(9)を誘電体基板(16)の
上面メタライズ(18)にダイボンディングしたものと
回路基板(5)を同時に放熱フィン(4)に低融点はん
だ(6)で融着した後、ワイヤポンディングするので、
低温ワイヤポンディング装置と技術が必要となる。
第6図は14W程度以上の高周波電力増幅用混成集積回
路の組立方法を示しており、これは半完成トランジスタ
(20)を使用するものである。
この組立方法は、まず半完成トランジスタ(20)を組
立て、静特性検査の後、回路基板(5)と同時に放熱フ
ィン(4)に低顯点はんだ(6)で融着し、各リードを
はんだごて等で局部加熱によシ各を極メタライズにはん
だ付けする。
この方法では回路基板(5)の窓を大きくする必要があ
り、スペースを広くとる必要がある。また、局部加熱に
よるはんだ付は工程が増える。
〔発明が解決しようとする課題l 従来の混成集積回路基板(第4図〜第6図)では下記の
ような欠点がある。
(1)第4図における回路基板はアルミナ基板上にトラ
ンジスタをダイボンディングするため、熱抵抗が大きく
現実的に7W以上では使用できない。
(2)第5図においては、組立方法上、低温ワイヤ・ポ
ンディング装置および低温ワイヤ・ポンディング技術が
必要である。
(3)第6図においては、半完成トランジスタを使用す
るので、半完成トランジスタを融着するスペースを大き
く取る必要があり、回路構成スペースが小さくなる。
この発明は上記のような問題点を解消するためになされ
たもので、トランジスタ・チップダイポンディング部の
熱抵抗も小さく、トランジスタ部のスペースも最小限度
であり、かつ組立が容易である高周波電力増幅用の混成
集積回路を得ることを目的とする。
〔課題を解決するための手段j この発明に係る高周波電力増幅用の混成集積回路基板は
トランジスタ・ダイポンディング部ヲベリリア等の熱伝
導率の良い材質の基板を使用し、上記基板の上面メタラ
イズとアルミナ等の回路基板上面メタライズとの間を金
属板によりろう付けし、一体止したものである。
〔作用1 この発明における混成集積回路基板はべりリア等の高熱
伝導の基板とアルミナ等の低価格、低熱伝導率基板に金
属板をろう付けすることにより一体化することにある。
〔実施例1 以下、この発明を図により説明する。第1図(8)、(
h)はこの発明の一実施例による混成集積回路基板を示
す平面図および拡大断面図、第2図は第1図の混成集積
回路基板を製造する工程の一部を示す部分拡大断面図、
第3図はこの発明の他の実施例を示す混成集積回路基板
の断面図である。図において、(4)〜(15)、(1
8)は第4図ないし第6図の従来例に示したものと同様
であるので説明を省略する。(1)はこの発明の基板を
構成するベリリア等の高熱伝導率の基板、(2)は高熱
伝導率の基板(1)の上面メタライズ(18)とアルミ
ナ等の回路基板(5a)の回路メタライズ(8)をろう
付けして一体化するための金属板、(3)はろう付層の
ろうであるっ次に組立方法について第2図により説明す
る。
1、組立前の工程としてベリリア等の高熱伝導率の基板
(1)上の上面メタライズ(18)と回路基板(5a)
上の回路メタライズ(8)との間に金属板を渡してろう
(3)によりろう付けする。(第2図(a))2、上面
メタライズ(18)の上にトランジスタチップ(9)を
ダイポンドし、また上面アースメタライズ(12)の上
にエミッタブリッジ(11)をはんだ付けする。(第2
図(a)) 3、次にトランジスタチップ(9)からエミッタブリッ
ジ(11)へエミッタポンディングワイヤ(10)をポ
ンディングする。(第2図(C)) 4、更に高熱伝導率の基板(1)および回路基板(5a
)それぞれの下面メタライズと放熱フィン(4)を低融
点はんだ(6)にてはんだ付けする、(第2図(d))
また、上記実施例ではトランジスタチップ(9)のベー
ス側をワイヤポンディングしたが、金属のろう付けでも
、ペース・コレクター共にろう付けしても良い 更には、第3図に示すように、回路基板(5a)の下面
メタライズ相互間に金属板(2)をろう(3)によって
ろう付けすることも考えられる。
[発明の効果) 以上のように、この発明によれば、高周波電力増幅用の
混成集積回路の放熱効果を良くする必要があるトランジ
スタ・ポンディング部をベリリア等の高熱伝導率の基板
にすると共に金属板により回路基板および高熱伝導率の
基板の上面メタライズをろう付けすることにより一体化
できると共に集積度を上げ、超小形で出力14〜too
 wの高周波電力増幅用の混成集積回路の設計および製
造、製品化が可能になろう
【図面の簡単な説明】
第1図(a)、(b)はこの発明の一実施例による混成
集積回路基板を示す平面図および拡大断面図、第2図は
第1図の混成集積回路基板を製造する工程の一部を示す
部分拡大断面図、第3図はこの発明の他の実施例を示す
混成回路基板の断面図、第4図ないし第6図は従来の混
成集積回路基板の構成を示すもので、それぞれ第4図(
a)、(b)は出カフW程度まで、第5図(8)、(b
)は第4図に示したものに改良を加えたもの、第6図(
a)、(b)は出力14W程度のものの平面図および拡
大断面図であろう図において、(1)は高熱伝導率の基
板、(2)は金属板、(3)はろう、(4)は放熱フィ
ン、(5a)は回路基板、(6)は低融点はんだ、(8
)は回路メタライズ、(9)はトランジスタチップ、 
(10)はエミッタポンディングワイヤ、(11)はエ
ミッタブリッジ、  (12)は上面アースメタライズ
、(13)はスルーホール、(14)はペースポンディ
ングワイヤ、(15)、(18)は上面メタライズであ
る。 なお、 図中、 同一符号は同−又は相当部分を示 すう 代 理 人 大 岩 増 雄 第1図 第2図 第4図 第5図 /7 /6 第6図 手 続 補 正 書(自発) 2、発明の名称 混成集積回路基板 3、補正をする者 代表者 士 Iじ翫 岐 守 哉 4、代 理 人 5、補正の対象 明細書の特許請求の範囲の欄、発明の詳細な説明の欄、
および図面。 6、補正の内容 (11明細書の特許請求の範囲を別紙のとおり訂正する
。 (2)明細書の第2頁第13行から第15行に[エミッ
タアースとするための金線等のエミッタボンディングワ
イヤに接続し、Jとあるのを削除する。 (3)明細書の第3頁第13行から第14行に「メタラ
イズ(8)ペースリード」とあるのを「メタライズ(8
)およびベースリード」に訂正する。 (4)明細書の第3頁第17行に「高周波高出力トラン
ジスタ」とあるのを「高周波電力増幅用混成集積回路」
に訂正する。 (5)明細書の第5頁第10行に「現実的に7W以上」
とあるのを「現実的にIOW以上」に訂正する。 (6)明細書の第7頁第14行に「金属板を渡して」と
あるのを「金属板(2)を渡して」に訂正する。 (7)明細書の第7頁第19行に「(第2図(a) )
Jとあるのを[(第2図(b) ) Jに訂正する。 (8)明細書の第8頁第1行から第2行に「ワイヤGO
をボンディングする。(第2図(c) ) jとあるの
を「ワイヤOqをボンディングし、上面メタライズ05
とトランジスタチップ(9)をペースボンディングワイ
ヤ0(で接続する。(第2図(c)) Jに訂正する。 (9)図面中筒1図(a) 、 (b)を別紙のとおり
訂正する。 Oq図面中第2図(a)〜(d)を別紙のとおり訂正す
る。 7、添付書類の目録 (1)訂正後の特許請求の範囲を記載した書面  1通
(2)訂正図面(第1図(a) 、 (b) )   
  1通(3)訂正図面(第2図(a)〜(d) ) 
    1通以  上 特許請求の範囲 窩周波電力増幅用混成集積回路において、発熱部の熱伝
導を良くなるため高熱伝導率の基板を使用し、その上面
メタライズと混成集積回路のメタライズを導体により、
ろう付けし、一体基板を構成する基板を使用したことを
特徴とする混成集積回路基板。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1.  高周波電力増幅用混成集積回路において、発熱部の熱
    伝導率を良くなるため高熱伝導率の基板を使用し、その
    上面メタライズと混成集積回路のメタライズを導体によ
    り、ろう付けし、一体基板を構成する基板を使用したこ
    とを特徴とする混成集積回路基板
JP27680388A 1988-10-31 1988-10-31 混成集積回路基板 Pending JPH02122549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27680388A JPH02122549A (ja) 1988-10-31 1988-10-31 混成集積回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27680388A JPH02122549A (ja) 1988-10-31 1988-10-31 混成集積回路基板

Publications (1)

Publication Number Publication Date
JPH02122549A true JPH02122549A (ja) 1990-05-10

Family

ID=17574601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27680388A Pending JPH02122549A (ja) 1988-10-31 1988-10-31 混成集積回路基板

Country Status (1)

Country Link
JP (1) JPH02122549A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002191144A (ja) * 2000-12-21 2002-07-05 Matsushita Electric Ind Co Ltd 永久磁石ロータ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002191144A (ja) * 2000-12-21 2002-07-05 Matsushita Electric Ind Co Ltd 永久磁石ロータ及びその製造方法

Similar Documents

Publication Publication Date Title
US5635751A (en) High frequency transistor with reduced parasitic inductance
JPH03225854A (ja) 半導体デバイス及びその製造方法
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
US5465007A (en) High frequency transistor with reduced parasitic inductance
JPH02122549A (ja) 混成集積回路基板
JP2526515B2 (ja) 半導体装置
JPH0595212A (ja) 高周波半導体混成集積回路装置
JP3410398B2 (ja) 電力増幅モジュール
JP4054456B2 (ja) 高周波増幅器
JPH05315467A (ja) 混成集積回路装置
WO1999054935A1 (fr) Dispositif portable de telecommunications
JPH05144971A (ja) チツプキヤリア構造
JPS6281047A (ja) 半導体装置
JPS6220701B2 (ja)
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
JP2770664B2 (ja) 半導体装置及びその製造方法
JPS5929377Y2 (ja) 高周波高出力トランジスタ装置
JP2017126648A (ja) 電子モジュール
JPH04302196A (ja) 電力モジュール用金属ケース
JP2820149B2 (ja) 高周波電力モジュール
JPH03259543A (ja) 半導体チップの実装構造
JPH09283887A (ja) 半導体装置及びこの装置に用いる金属絶縁基板
JPS63104358A (ja) 混成集積回路装置
JPH01125999A (ja) 半導体装置
JPS59132153A (ja) 混成集積回路装置