JPH02116078A - ダイナミック型ランダムアクセスメモリ - Google Patents
ダイナミック型ランダムアクセスメモリInfo
- Publication number
- JPH02116078A JPH02116078A JP63269772A JP26977288A JPH02116078A JP H02116078 A JPH02116078 A JP H02116078A JP 63269772 A JP63269772 A JP 63269772A JP 26977288 A JP26977288 A JP 26977288A JP H02116078 A JPH02116078 A JP H02116078A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cell array
- memory cell
- row
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 244000269722 Thea sinensis Species 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はダイナミック型ランダムアクセスメモリに関し
、特にビデオ用に適したダイナミック型ランダムアクセ
スメモリに関する。
、特にビデオ用に適したダイナミック型ランダムアクセ
スメモリに関する。
従来、ビデオ用として比較的多く使用されているダイナ
ミック型のランダムアクセスメモリ（以下、ＲＡＭとい
う）は、メモリセルアレイの他にシリアルボートに出力
するためのデータを保持したシフトレジスタを有し、全
メモリセルの中で行アドレスにて示される１行が、パラ
レルボート側のメモリアクセスサイクルのうちのデータ
転送サイクルにより、メモリセルからシフトレジスタに
転送されていた。
ミック型のランダムアクセスメモリ（以下、ＲＡＭとい
う）は、メモリセルアレイの他にシリアルボートに出力
するためのデータを保持したシフトレジスタを有し、全
メモリセルの中で行アドレスにて示される１行が、パラ
レルボート側のメモリアクセスサイクルのうちのデータ
転送サイクルにより、メモリセルからシフトレジスタに
転送されていた。
上述した従来のダイナミック型ＲＡＭは、データ転送サ
イクルを一定の頻度でパラレルボート側のメモリアクセ
スサイクルの間に挿入しなければならず、そのデータ転
送サイクル中はパラレルボート側の通常のメモリリード
サイクルとメモリライトサイクルが待たされ、総じてメ
モリアクセス性能を低下させるという問題点があった。
イクルを一定の頻度でパラレルボート側のメモリアクセ
スサイクルの間に挿入しなければならず、そのデータ転
送サイクル中はパラレルボート側の通常のメモリリード
サイクルとメモリライトサイクルが待たされ、総じてメ
モリアクセス性能を低下させるという問題点があった。
本発明の目的は、メモリアクセス性能が低下することの
ないダイナミック型ＲＡＭを提供することにある。
ないダイナミック型ＲＡＭを提供することにある。
本発明のダイナミック型ＲＡＭは、クロック入力により
すべての行データを１列ずつ列アドレスの順序に従って
出力するメモリセルアレイと、前記メモリセルアレイの
特定データを選択するパラレルポートアドレスデコード
回路と、前記メモリセルアレイが出力した行データのう
ちから特定の行データを選択するシリアルポートデータ
選択回路とを備えて構成されている。
すべての行データを１列ずつ列アドレスの順序に従って
出力するメモリセルアレイと、前記メモリセルアレイの
特定データを選択するパラレルポートアドレスデコード
回路と、前記メモリセルアレイが出力した行データのう
ちから特定の行データを選択するシリアルポートデータ
選択回路とを備えて構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
第１図のダイナミック型ＲＡＭは、メモリセルアレイ１
、このメモリセルアレイ１の特定データを選択する行ア
ドレスデコード回路２及び列アドレスデコード回路３、
クロック人力４によりメモリセルアレイ１から列アドレ
スの順に出力される行データ５に対し表示アドレス人力
６により特定の行データ５を選択するシリアルポートデ
ータ選択回路７から構成されている。
、このメモリセルアレイ１の特定データを選択する行ア
ドレスデコード回路２及び列アドレスデコード回路３、
クロック人力４によりメモリセルアレイ１から列アドレ
スの順に出力される行データ５に対し表示アドレス人力
６により特定の行データ５を選択するシリアルポートデ
ータ選択回路７から構成されている。
メモリセルアレイ１はクロック人力４によりすべての行
データ５を列アドレス順に、且つサイクリックに出力す
る。このすべての行データ５のうち表示するために必要
な行データ５を表示アドレス人力６により選択し、表示
用シリアルデータ８としてシリアルポートデータ選択回
路７から出力する。
データ５を列アドレス順に、且つサイクリックに出力す
る。このすべての行データ５のうち表示するために必要
な行データ５を表示アドレス人力６により選択し、表示
用シリアルデータ８としてシリアルポートデータ選択回
路７から出力する。
以上説明したように、本発明は、ダイナミック型ＲＡＭ
がクロック入力により、すべての行データを出力するメ
モリセルアレイを有し、このうちの表示すべき行データ
を選択し、表示アドレスを制御するための簡単な外部回
路を付加することにより、パラレルボート側にデータ転
送サイクルを挿入することによる性能低下を無くすこと
ができるという効果を有する。
がクロック入力により、すべての行データを出力するメ
モリセルアレイを有し、このうちの表示すべき行データ
を選択し、表示アドレスを制御するための簡単な外部回
路を付加することにより、パラレルボート側にデータ転
送サイクルを挿入することによる性能低下を無くすこと
ができるという効果を有する。
第１図は本発明の一実施例のブロック図である。
１・・・・・・メモリセルアレイ、２・・・・・・行ア
ドレスデコード回路、３・・・・・・列アドレスデコー
ド回路、４・・・・・・クロック入力、５・・・・・・
行データ、６・・・・・・表示アドレス入力、７・・・
・・・シリアルポートデータ選択回路、８・・・・・・
表示用シリアルデータ。 代理人 弁理士 内 原 晋 ｌ：メモリセルアレイ ２；行アトしズテ゛コード回喬、 ３：列アトしズテ゛コード回路 ４ニア０１ツク人か ５：１９テ′−ダ ｌ：委斥アト［ズ入力 ７：シリアルデータテ゛−り彊択回路 ３：壺？−用シリアルチー／ 茅 ＩＴＭ
ドレスデコード回路、３・・・・・・列アドレスデコー
ド回路、４・・・・・・クロック入力、５・・・・・・
行データ、６・・・・・・表示アドレス入力、７・・・
・・・シリアルポートデータ選択回路、８・・・・・・
表示用シリアルデータ。 代理人 弁理士 内 原 晋 ｌ：メモリセルアレイ ２；行アトしズテ゛コード回喬、 ３：列アトしズテ゛コード回路 ４ニア０１ツク人か ５：１９テ′−ダ ｌ：委斥アト［ズ入力 ７：シリアルデータテ゛−り彊択回路 ３：壺？−用シリアルチー／ 茅 ＩＴＭ
Claims (1)
- クロック入力によりすべての行データを１列ずつ列アド
レスの順序に従って出力するメモリセルアレイと、前記
メモリセルアレイの特定データを選択するパラレルポー
トアドレスデコード回路と、前記メモリセルアレイが出
力した行データのうちから特定の行データを選択するシ
リアルポートデータ選択回路とを備えたことを特徴とす
るダイナミック型ランダムアクセスメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269772A JPH02116078A (ja) | 1988-10-25 | 1988-10-25 | ダイナミック型ランダムアクセスメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269772A JPH02116078A (ja) | 1988-10-25 | 1988-10-25 | ダイナミック型ランダムアクセスメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02116078A true JPH02116078A (ja) | 1990-04-27 |
Family
ID=17476940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63269772A Pending JPH02116078A (ja) | 1988-10-25 | 1988-10-25 | ダイナミック型ランダムアクセスメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02116078A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6557827B1 (en) | 1999-03-31 | 2003-05-06 | Kitz Corporation | Leaf spring valve |
| JP2007010113A (ja) * | 2005-07-04 | 2007-01-18 | Tokyo Gas Co Ltd | ガス遮断方法及びその遮断装置 |
-
1988
- 1988-10-25 JP JP63269772A patent/JPH02116078A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6557827B1 (en) | 1999-03-31 | 2003-05-06 | Kitz Corporation | Leaf spring valve |
| JP2007010113A (ja) * | 2005-07-04 | 2007-01-18 | Tokyo Gas Co Ltd | ガス遮断方法及びその遮断装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06266607A (ja) | データ処理システム及びそのメモリ・タイミングをプログラムする方法 | |
| JPH1166839A (ja) | 半導体メモリ、半導体メモリのデータ読み出し方法及び書き込み方法 | |
| JPS61288240A (ja) | 半導体記憶装置 | |
| JP3683289B2 (ja) | デジタル映像信号処理用メモリシステム | |
| JPH02116078A (ja) | ダイナミック型ランダムアクセスメモリ | |
| US6680736B1 (en) | Graphic display systems having paired memory arrays therein that can be row accessed with 2(2n) degrees of freedom | |
| JPS60236184A (ja) | 半導体メモリ | |
| KR0166853B1 (ko) | 디지탈 영상신호 처리용 메모리 시스템 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| KR950009076B1 (ko) | 듀얼포트 메모리와 그 제어방법 | |
| JP2002112163A (ja) | 画像データ記憶装置及びその画像データ格納方法 | |
| JPH064398A (ja) | 情報処理装置 | |
| JPH03160537A (ja) | メモリ制御装置 | |
| JPH0520173A (ja) | キヤツシユメモリ回路 | |
| JPS57169866A (en) | Picture magnification varying device | |
| JPS6243888A (ja) | デユアルポ−トメモリ | |
| JPH04153984A (ja) | ダイナミックメモリの制御方法 | |
| JPH0675799A (ja) | メモリアクセス装置とメモリ装置 | |
| JPS5965998A (ja) | ダイナミツクメモリのリフレツシユ方式 | |
| JPH02187989A (ja) | デュアルポートメモリ | |
| JPS62194797A (ja) | 多元時間スイツチ | |
| JPH05233433A (ja) | マルチポートｒａｍ | |
| JP2710926B2 (ja) | 半導体メモリ | |
| JPH04324186A (ja) | ダイナミックｒａｍ型遅延線 | |
| KR960015590B1 (ko) | 고속 데이타 메모리 장치 |