JPH021157A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はバイポーラトランジスタを用いた半導体装置に
関する。

（従来の技術） 従来、バイポーラトランジスタは、ベース電流を入力、
コレクタ電流を出力とする電流増幅素子として用いられ
て来た。例えばＮＰＮバイポーラトランジスタでは、正
のコレクタ、エミッタ間電圧Ｖ　　ベース、エミッタ間
電圧■ＢＥ（ｖｃＰ、〉ＣＥ’ ■　）を与えると、ｖＢＥの種々の値に対してコレＢ ツタ電流ｌ。は増幅された正の値を取り、この時、また
ベース電流ＩＢも正である。

（発明が解決しようとする課題） しかし、従来のバイポーラトランジスタは、その面一的
な動作のため応用範囲もまた限られている。

本発明は、ベース電位に応じて、この順方向のベース電
流の他に、逆方向にベース電流を流すことができる新規
なバイポーラトランジスタを用いた半導体装置を提供す
ることを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明は、ベース、エミッタ間の順方向ベース電流、コ
レクタ、ベース間の逆方向ベース電流を夫々Ｉ　　、Ｉ
　　とした時、ベース電位に応じてＢＥ　　　ＣＢ ■ＢＢ＜■ＣＢとなるようにコレクタ、エミッタ間電圧
ＶＣＥを設定したバイポーラトランジスタを用いた半導
体装置を提供するものである。

そして、ベース、エミッタ間及び／又はエミッタに抵抗
素子を接続したものである。

（作　用） コレクタ、エミッタ間電圧を高電圧に設定することによ
り、ベース電位、即ちベース、エミッタ間電圧ＶＢＥの
変化に対してベース、エミッタ間の順方向ベース電流■
ＢＥより大きなコレクタ、ベース間の逆方向ベース電流
Ｉ。Ｂを流すことができ、ベース電流が従来の正領域に
加え負の領域を持ったトランジスタが実現できる。

そして抵抗素子により、ベース電流の制御、更には正負
のベース電流の境界のベース、エミッタ間電圧を制御す
ることができる。

（実施例） 以下、本発明の実施例を図面を参照して説明する。

第２図は本実施例で用いたバイポーラトランジスタの断
面図である。

Ｐ−型シリコン基板２１表面にはコレクタ抵抗を下げる
ためＮ　型埋込み層２２が設けられ、更にＰ−型エピタ
キシャルシリコン層２３が設けられている。このＰ−型
エピタキシャルシリコン層２３にはリンが導入されてＮ
型ウェル２４が形成されている。そして表面にはフィー
ルド酸化膜が形成され、開口部にはＮ　型埋込み層２２
に達するコレクタ取出し層２６が、また、他の開口には
Ｐ″″型ベース領域２７が設けられている。Ｐ−型べ一
ス領域２７の一部には２μｍＸ５μｍのサイズのＮ＋型
のエミッタ領域２８が形成され、更にエミッタポリサイ
ド２９が設けられている。またＰ−型ベース領域２７内
にはエミッタポリサイド２９に自己整合してＰ＋型層３
０が形成され、更にコレクタ取出し層２６には、重ねて
Ｎ　型層３１が形成されている。

この全′体は、シリコン酸化膜３２で覆われ、コンタク
ト開口には、Ｔ　ｉ　／　Ｔ　ｉ　Ｎ膜３３を介してＡ
Ｊ−Ｓｉ３４よりなるコレクタ、ベース、エミッタ電極
３５，３６．３７が設けられている。

製造においては、先ず、Ｐ−型シリコン基板２１に、５
ｂ２ｏ３雰囲気で１２５０℃、２５分、ｓｂを熱拡散し
てＮ＋型埋込み層２２を形成する。次いで、５ｉＨ２Ｃ
ρ２　＋Ｂ２　Ｈｅ雰囲気で１１５０℃、１０分の処理
により、Ｐ″″型エピタキシャルシリコン層２３を成長
させた。この後、リンＰ＋を加速電圧１６０ｋｅＶ、　
　ドーズ量５ｘ　１０　”’ａｍ−２でイオン注入し、
Ｎ２雰囲気中で１１００℃、２９０分の拡散によりＮ型
ウェル２４を形成した。そしてフィールド酸化膜２５形
成後、リンＰ＋をイオン注入してＮ　型のコレクタ取出
し層２６を形成し、更にボロ７Ｂ　を加速電圧３０ｋｅ
Ｖ、　　ドーズ量５×１０１３ｃｍ−２イオン注入して
Ｐ″″型ベース領域２７を形成した。この後、表面に薄
いシリコン酸化膜を形成し、これに開口してポリシリコ
ンを５００人彼０し、ヒ素Ａｓ　　を６０ｋｅＶ、　　
ドーズｍ　５　Ｘ　１０１５ｃｍ−２イオン注入し、更
にＭ　ｏ　Ｓ　ｉを被着してパターニングし、エミッタ
ポリサイド２９を形成する。そして、リンＰ＋をイオン
注入してＰ＋型層３０、更にヒ素Ａｓ＋をイオン注入し
てＮ　型層３１を設ける。この後、シリコン酸化膜３２
を堆積し、コンタクト開口を設け、コンタクト孔底部に
Ｔｉ／ＴｉＮ３３を被着し、更にＡρ−５ｉ３４を堆積
してパターニングし、コレクタ、ベース、エミッタ電極
３５．３６．３７を形成する。

第３図は、この様にして形成したＮＰＮバイポーラトラ
ンジスタの不純物分布図である。

エミッタは不純物濃度り、５　Ｘ　１０２０ｃｍ−３で
Ｐ型エピタキシャルシリコン層２３表面からの接合深さ
０．１５μｍ、ベースは、３Ｘ１０１８ｃｍ−３で接合
深さ０．３μｍ、コレクタは、ウェル領域でおよそ４　
ｘ　１０１６ｃｍ−３である。

第１図は、このＮＰＮバイポーラトランジスタ１１の動
作を示す回路図である。

ベース、エミッタ間電圧Ｖ　、コレクタ、エミＥ ツタ間電圧ＶＣＥと七た時、ＶＢＥに対するコレクタ電
流Ｉ　、ベース電流ｌＢを第４図に示す。

第４図は、ｖｏＥを８．２５Ｖに設定した時の値で、ｏ
ｖ≦Ｖ　　＜　０．４５Ｖでは”ＢＨの電源の正の端子
かＢＥ。

らベース１３に流れ込む正のベース電流ＩＢ。

０．４５Ｖ　＜　Ｖ　ＢＥ＜　０．８７Ｖ　テハベース
１３からＶ　Ｂ　Ｅ（’）電源の正の端子に流れ出す負
のベース電流−ＩＢ。

０．８７Ｖ　＜　Ｖ　　では再び”ＢＨの電源の正の端
子からＢＥ 流れ込む正のベース電流ＩＢとなることが判った。

第５図は、ｖｏＥを５．７５Ｖに設定した場合の結果で
、ベース電流■　が負になるｖＢＥ領域は、０．５０＜
ＶＢＥ＜０．６６ｖテある。

しかしながら、第６図に示すように、ＶＣＢ”’■とす
ると、ＶＢＥの全領域（Ｖ　Ｂ。≧０）で負のベース電
流は観測されず、ＩＢは常に正であった。

上述した負のベース電流は、第７図に示すように、ベー
スからエミッタに流れる順方向のベース電流ＩＢＥ（順
方向であるので図中■ＢＰと表わしている）と、ベース
、コレクタ間のＰＮ接合においてなだれ増倍現象によっ
て発生するキャリアによるコレクタ、ベース間の逆方向
ベース電ｊｆＥ　Ｉ　ＣＢ（逆方向であるので■ＢＲと
表わしている）の大小関係によって説明される。

即ち、ＩＩ　　ｌ＞ＩＩｃＢＩのときは、第４図にＢＥ オケルＯＶ≦Ｖ　　＜０．４５Ｖ及び０，８７ｖ＜ｖＢ
Ｅの領Ｅ 域で観測されるように正のベース電流ＩＢとなり、ＩＩ
　　ｌ＜ＩＩｃＢｌ（７）ときは、０．４５Ｖ　＜　Ｖ
ＢＥ　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　ＢＥ＜　０．８７Ｖの領域で観測され
るように負のベース電流−ＩＢとなる。

これを式を用いて以下に説明する。

Ｅｂｅｒｓ−Ｍｏｌ　１のモデルにおいて、通常のトラ
ンジスタでは、コレクタ電流■　とベース電流ｌＢＦは
Ｏ 式（１）および（２）で表わされる。

Ｉ　ｃｏ”＝　Ｑ　ｐ　Ｉ　ＥＳ　（ｅＸｐ［→、ＩＬ
Ｌ　］　　ＢＩｏ８（ｅｘｐ　（＊ｒ陸”ｌ　　１１−
（１）Ｉ　ＢＦ−（１（Ｚ　ｐ）　Ｉ　ｐｓ　ｌｅｘ　
ｐ［ＴＩ］　−１１ここで”ＥＳはエミッタ、ベース接
合の逆方向飽和電流、Ｉｏｓはコレクタ、ベース接合の
逆方向飽和電流、αＦはエミッタ、ベース接合を横切っ
て流れた電流のうち、コレクタに到達した電流の割合、
αＲはコレクタ、ベース接合を横切って流れた電流のう
ちエミッタに到達した電流の割合を表わす。

また、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷量
である。

さらに、コレクタ、ベース間電圧”ＣＥが高く、ベース
、コレクタ間のＰＮ接合におけるなだれ増倍効果が無視
できなくなる場合、コレクタ電流ＩＣは、 ■Ｃ″’　Ｍ　Ｉ　ｃ。

・・・（３） となり、ここで、■ｏ。はなたれ増倍効果を無視した場
合のコレクタ電流、ｎは係数、ＢＶ　　は工ＢＯ ミッタ開放時のベース、コレクタ間の耐圧を表わす。

第７図に示すようになだれ倍増で発生したホールは、電
界によってベースに流れ込み、逆方向のベース電流ＩＢ
Ｒとなる。

よって、■ＢＲは、 Ｉ　ＢＲ−（Ｍｌ　）Ｉｃｏ　　　　　　　＝・（５）
となり、結局、ベース電流ＩＢは順方向のベース電流Ｉ
ＢＰと逆方向のベース電流ＩＢＰ差として表わせ、 １Ｂ＝　ＩＢＦ　　ＩＢＲ＝　ＩＢＦ　　（Ｍ　　１）
　　ＩＣＯとなる。尚、エミッタ電流ＩＥはＩ　Ｅ　”
”　Ｉ　ｃｏ　ＩＩ　で表わされる。ここでｈＦＥは電
流利得（ｈ　ｐＥＰ ”　■Ｃｏ／ＩＢＦ）を表わす。

なお、この動作は、ＮＰＮバイポーラトランジスタだけ
でなく、ＰＮＰバイポーラトランジスタにおいても同様
に説明できる。

さて、この様な負のベース電流を示すバイポーラトラン
ジスタは新しい応用分野を有している。

例えば、従来、電圧保持装置として知られているものに
フリップフロップがある。しかし、フリップフロップは
６個の素子により構成されるため高集積化に問題がある
。

さて、第１図のバイポーラトランジスタにおいて、ベー
スとエミッタ間の８全性の負荷が存在する場合を考える
。

コノ時、ベース電圧Ｉ　がｏｖ≦Ｉ　ＢＥ＜　０．４５
ＶＥ の場合、負荷に蓄積された電荷はベースからエミッタに
流れ出すので負荷の両端の電圧ＶＢＥは下降Ｌ　テＯＶ
　１ｍ近ずく。一方、Ｑ、４５Ｖ　＜　Ｖ　ＢＥ＜　Ｏ
，１Ｉ７Ｖである場合、逆方向ベース電流によって負荷
に電荷が蓄積されるので負荷両端の電圧”ＢＥは上昇し
テ０．８７Ｖニ近づき、一方、ｖＢＥ〉０．８７ｖテあ
るときは正のベース電流によって負荷の電荷はベースか
らエミッタに流れ出すので負荷両端の電圧ｖＢＥは下降
してやはり０．１１７Ｖに近ずく。以上の様に、ｖＢＥ
はＯＶもしくは０．８７Ｖに保持されるので自己増幅機
能をもった電圧の保持が可能である。

第８図に、その電圧保持回路の一例を示す。

この実施例では、スイッチング素子としてｎチャンネル
ＭＯＳトランジスタロ１を用い、そのドレインもしくは
ソースを、ＮＰＮバイポーラトランジスタＱ２のベース
に接続する。

ＭＯＳトランジスタＱ１のゲートにはクロックφ　が印
加され、他端にはクロックφＢが与えられる。

この場合の容量は、ベース、エミッタ間の接合容量であ
り、コレクタ、ベース間の接合容量もやはり負荷容量と
して機能する。

第９図は、ＭＯＳトランジスタＱ１の制御クロックφ　
と、入力クロックφ　、そしてＭＯＳトＡ　　　　　　
　　　　Ｂ ランジスタＱ１とバイポーラトランジスタＱ２の接続ノ
ードに設けられた出力端子の電圧レベルを示シテイル。

Ｖ　　＋；Ｌ０．８７Ｖ、　　Ｖｐ　ハ０．４５Ｖ、　
ＶＢＥ はＯＶを示す。

φ　がハイレベルとなり、ベースにφＢ＞０．８７Ｖが
入り、その後φＡがロウレベルになると、ベースに印加
されたハイレベル電圧は正のベース電流によって放電さ
れ０．８７Ｖに落ち着く。次にベースに０．４５Ｖ　＜
φＢ＜０．８７Ｖが印加された場合、負のベース電流に
よって出力電位は上昇し０．８７Ｖとなる。そして、ベ
ースにφＢ＜０．４５Ｖが印加された場合、正のベース
電流によってＯＶに収束する。

かくして、φＢ＞０．４５Ｖの場合、境界電位の０．８
７Ｖを保持出力し、φＢ＜０．４５Ｖの場合、ＯＶを保
持出力する事が可能となる。

この事は、本回路が少ない素子数でフリップフロップに
代わる電圧保持回路に使用できる事に他ならない。

これは、ベース電流に負電流が生じるからで、第６図に
示した様にコレクタ、エミッタ間電圧Ｖ　　−ＩＶの場
合は、全てのＶＢＥに対して正のＥ ベース電流となるので放電モードとなり電圧保持ができ
なくなる。

第９図ではＭＯＳトランジスタＱ１とバイポーラトラン
ジスタの接続ノードを出力端としたが、保持後、再度Ｍ
ＯＳトランジスタＱ１をオンさせてφ８入力端子を出力
端とすることもできる。

第１０図は、上記接続ノードにバイポーラトランジスタ
とは別にＭＯＳキャパシタ等の容量素子Ｃを接続したも
のであり、この容量素子で、先の充放電を積極的に行な
わせる様にしたものである。

この場合、φ８の入力端を出力端としても用いているが
、ＱｌとＱ２のベースの接続部に出力端を置いても良い
。

先に触れた様に、本発明はＰＮＰバイポーラトランジス
タに適用する事も勿論可能である。

第１１図はその例で、第１図に対応させたＰＮＰバイポ
ーラトランジスタの場合を示している。

この場合、コレクタ、エミッタ間電圧■ｃＥが所定の負
の電圧（−Ｖボルト）の時、第１２図に示す様に、ベー
ス、エミッタ間電圧ｖＢＥに対して逆方向ベース電流−
ＩＢを流すことができる。

ＮＰＮバイポーラトランジスタを電圧保持回路に適用し
た場合、第１０図、第１１図から理解されるように、今
度は負電圧を保持することができる。

以上説明した電圧保持回路は、ラッチ回路、基準電位発
生回路やＳ　ＲＡ　Ｍ等のメモリに適用することが出来
る。また、負のベース電流を示すバイポーラトランジス
タを用いて発振回路やセンスアンプ、スイッチング回路
を組む事も出来る。

第１３図に、半導体メモリに適用する場合のメモリセル
の回路の一例を示す。

第８図と同様に、ｎチャネル（又はＰチャネル）ＭＯＳ
トランジスタＱ１とｎｐｎバイポーラトランジスタＱ２
が接続され、ＭｏＳトランジスタＱ１のゲートにはワー
ド線ＷＬが、またソースあるいはドレインにビット線Ｂ
Ｌが接続されている。

そしてバイポーラトランジスタＱ２のベース、エミッタ
間の接合容ｆｆｋ　ＣＢＥおよびベース、コレクタ間の
接合容量ＣＢＥを蓄積容ＨＣｓとして用いる。

あるいはＱｔとＱ２の接続ノードにＭＯＳキャパシタ等
の蓄積容量素子Ｃを設けてもよい。

第１４図は、第２図のトランジスタにおいてＶＣＥ−７
ｖとした時のｎｐｎバイポーラトランジスタのベース、
エミッタ間電圧ｖＢＥとコレクタ電流Ｉ　、ベース電流
ＩＢの関係を示す図である。

先述した様に２つの安定点Ｖ　　　””　ＯＶ　、　Ｖ
　ＢＥＩＥＯ −１，０５Ｖを持つ。

メモリセルへの書込みは、ビット線電位を■　　又はＶ
　　とし、ワード線ＷＬをオンしＢＥＯＢＥ　１ てＱｌ、Ｑ２接続部のセルノードにＶ　　又はＢＥＯ ■　　を書込む。読出しは、例えばビット線ＢＬＥＩ をＶｐ電位にプリチャージしておき、次いでワード線Ｗ
Ｌをオンしてセルの蓄積容ｆａｒ　Ｃｓとビット線ＢＬ
の持つ配線容ＭＣＢとの一間で電荷を容量分割し、ビッ
ト線ＢＬに微小電位変化ΔＶを起す。

この電位変化を正、負のベース電流によって拡大させ、
センスアンプで更に増幅する。

この様なメモリセルのベースとエミッタ間に抵抗素子Ｒ
１，エミッタに抵抗素子Ｒ２，あるいはその両者を設け
る場合を考える。

ベースとエミッタ間に抵抗素子Ｒ１−２０ＭΩを設けた
場合を第１５図（ａ）　（ｂ）に示す。（ｂ）図におい
て破線は抵抗素子を設けない場合を比較として示してい
る。

Ｒ１により、低レベル側の正のベース電流の値が増加し
、またＶｐのレベルが正方向にシフトすることが判る。

これは、Ｒ１の、介挿によってＲ１を流れる電流。

１　＝　Ｖ　ＢＥ／　Ｒ１が見かけ上ベース電流に乗る
からである。

ここで低レベル側の正のベース電流ＩＢの増大は、■　
　の書込みや読出し速度をより高速にすＢＥＯ る作用を意味する。

次に、エミッタに抵抗素子Ｒ２−１，５ＫΩを設けた場
合について第１６図（ａ）（ｂ）を示す。

この場合、高Ｖ　側のコレクタ電流ＩＣ及びべＢＥ −ス電流レベルが下がり、安定電位Ｖ　　が正方ＥＩ 向にシフトする。即ち、■　　のレベルが制御可ＢＥ！ 能となり、メモリにおいては“１２　　“０２のマージ
ンが増大する。

第１７図（ａ）　（ｂ）に、Ｒ１−２０ＭΩ、Ｒ２−１
，５にΩを設けた場合を示す。図に示される様に、両件
用が同時に起ることが判る。

抵抗Ｒ，，Ｒ２としてはポリシリコン抵抗の他、ＭｏＳ
トランジスタ等を用いる事ができる。またメモリの他、
ラッチ回路等、種々適用することができる。更にｎｐｎ
バイポーラトランジスタの代わりにｐｎｐバイポーラト
ランジスタを用いる場合にも適用できる。

第１８図に、電圧保持回路の他の例を示す。

ｐチャネルＭＯＳトランジスタＱ１に、第１〜４図にて
説明したｎｐｎバイポーラトランジスタＱ２が接続され
、そのエミッタにはｎチャネルＭＯＳトランジスタＱ３
及び可変型？ｊｌ−Ｖ　ｃ　Ｉよりなる可変抵抗素子Ｒ
が設けられている。可変抵抗素子Ｒは、エミッタ側でな
く破線で示した様にベース側に設けてもよいし、その双
方を用いてもよい。

Ｑｌにクロックが入力すると、これがオンし、Ｄｉｎ端
子から電位が書込まれる。Ｄｉｎレベルが〉■　であれ
ばＶｎが、またくｖＰであれば■Ｌ二〇ｖが、夫々φを
オフした後Ｑ２のベースにラッチされる。出力端子は、
Ｄｉｎ端子、あるいは破線の様にＱｌ、Ｑ２の接続ノー
ドに取る。

第１９図は可変抵抗素子Ｒの動作を説明する図で、（ａ
）に回路図、（ｂ）に動作を示す。Ｖ　ｃＥ＝　７Ｖと
した。

Ｒがない場合■に対し、Ｑｓのゲート電圧を２．５Ｖ■
、５Ｖ■とすると、ｖＨレベルはＶＢＥは１．０８Ｖ、
　１．３５Ｖ、　１．４８Ｖとなる。即ち、可変抵抗素
子Ｒをエミッタに接続すると書込みレベルＶｕを自由に
設定することができる。

第２０図は、ベース側に接続した場合で、可変抵抗素子
がない場合■に対し、ｖ　ｏ２−０．０２Ｖ■。

０、ＩＶ■とするとロウ側の正のベース電流ＩＢのレベ
ルが上昇する。即ち、ロウレベルの書込み速度を自由に
設定できる。

第１８図において、（１）Ｑｓ及び／又はＱ４をｎチャ
ネルにする、（２）Ｑ２をｎｐｎとする、（３）Ｑ２を
ｎｐｎとし、Ｑｓ及び／又はＱ４をｎチャネルとする等
の変形が可能である。

第２１図は、Ｑｓ、Ｑ４に代えてｎｐｎ　トランジスタ
Ｑ５．Ｑ６を用いた場合の例である。可変電源はボック
スで示した。Ｑ２．Ｑｓ、Ｑｅの何れか１つをｎｐｎ又
はｐｎｐとして他の２つをｐｎｐ又はｎｐｎとしてもよ
い。あるいはＱ２゜Ｑｓ、Ｑｅの全てをｐｎｐとしても
よい。こうした変形はＱｓ、Ｑｅの何れかあるいは双方
を設ける場合に可能である。

第２２図はエミッタにｎチャネルＭＯｓトランジスタＱ
３．ベースｎｐｎバイポーラトランジスタＱ６を接続し
た例である。第１７図において、（１）Ｑｓをｎチャネ
ル及び／又はＱｓをｐｎｐとする、（２）Ｑ２をｐｎｐ
とする、（３）Ｑ２をｐｎｐとし、Ｑｓをｎチャネル又
はＱ８をｎｐｎとする等、各種変形ができる。

第２３図はエミッタにｎｐｎバイポーラトランジスタＱ
　ｓ　＋ベースにｎチャネルＭＯＳトランジスタＱ４を
接続した例である。第１８図においても、（１）Ｑｓを
ｐｎｐ及び／又はＱ４をｎチャネルとする、（２）Ｑ２
をｐｎｐとする、（３）Ｑ２をｐｎｐとし、Ｑｓをｐｎ
ｐ又はＱ４をｎチャネルとする等の変形が可能である。

また、上述した何れの場合もＱｌをｎチャネルとする代
わりにｎチャネルとしてよい。

［発明の効果］ 本発明によれば、逆方向ベース電流を用いた全く新しい
半導体装置を提供することができる。

【図面の簡単な説明】

第１図は、ＮＰＮバイポーラトランジスタを用いた動作
回路図、第２図はバイポーラトランジスタの断面図、第
３図はその不純物プロファイルを示す図、第４図はＶ。 Ｅ−６，２５Ｖの場合のベース電流を示す図、第５図は
Ｖ。６−５゜７５Ｖの場合を示す図、第６図はＶ。、−
１，ＯＶの場合を示す図、第７図はその動作を説明する
図、第８図は電圧保持回路に適用した場合を説明する図
、第９図はその動作を説明するための図、第１０図は他
の例を示す図、第１１図、第１２図はＰＮＰバイポーラ
トランジスタの場合を説明する図、第１３図、第１４図
、第１５図、第１６図、第１７図は抵抗素子を付設した
場合を示す図、第１８図、第１９図、第２０図、第２１
図、第２２図、第２３図は可変抵抗素子を設けた場合を
示す図である。

Claims (5)

【特許請求の範囲】
1. （１）ベース、エミッタ間の順方向ベース電流をＩ＿Ｂ
   ＿Ｅ、コレクタ、ベース間の逆方向ベース電流をＩ＿Ｃ
   ＿Ｂとした時、ベース電位に応じてＩ＿Ｂ＿Ｅ＜Ｉ＿Ｃ
   ＿Ｂとなるようにコレクタ、エミッタ間電圧Ｖ＿Ｃ＿Ｅ
   を設定したバイポーラトランジスタと、ベース、エミッ
   タ間に介在された抵抗素子とを有することを特徴とする
   半導体装置。
2. （２）エミッタに他の抵抗素子を接続したことを特徴と
   する請求項１記載の半導体装置。
3. （３）ベース、エミッタ間の順方向ベース電流をＩ＿Ｂ
   ＿Ｅ、コレクタ、ベース間の逆方向ベース電流をＩ＿Ｃ
   ＿Ｂとした時、ベース電位に応じてＩ＿Ｂ＿Ｅ＜Ｉ＿Ｃ
   ＿Ｂとなるようにコレクタ、エミッタ間電圧Ｖ＿Ｃ＿Ｅ
   を設定したバイポーラトランジスタと、エミッタに接続
   された抵抗素子とを有することを特徴とする半導体装置
   。
4. （４）バイポーラトランジスタのベースに、ＭＯＳトラ
   ンジスタが接続されてなることを特徴とする請求項１、
   ２又は３記載の半導体装置。
5. （５）抵抗素子は可変抵抗素子であることを特徴とする
   請求項１、２又は３記載の半導体装置。