JPH0271553A

JPH0271553A - 半導体装置

Info

Publication number: JPH0271553A
Application number: JP63160874A
Authority: JP
Inventors: Takehiro Hasegawa; 武裕長谷川; Yasushi Sakui; 康司作井; Shigeyoshi Watanabe; 重佳渡辺; Fujio Masuoka; 富士雄舛岡
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-06-30
Filing date: 1988-06-30
Publication date: 1990-03-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明はバイポーラトランジスタを用いた半導体装置に
関する。

（従来の技術）従来、バイポーラトランジスタは、ベース電流を入力、
コレクタ電流を出力とする電流増幅素子として用いられ
て来た。例えばＮＰＮバイポーラトランジスタでは、正
のコレクタ、エミッタ間電圧ｖｃｇ　、ベース、エミッ
タ間電圧Ｖａｓ（ＶｃＦＩ＞　ＶｔＩｐ）を与えると、
　ｖｎＩ！の種々の値に対してコレクタ電流ＩＣは増幅
された正の値を取り、この時、またベース電流ｒ、も正
である。

（発明が解決しようとする課題）しかし、従来のバイポーラトランジスタは、その面−的
な動作のため応用範囲もまた限られている。

本発明は、ベース電位に応じて、この順方向のベース電
ｄεの他に、逆方向にベース電流を流すことができる新
規なバイポーラトランジスタを用いた半導体装置を提供
することを目的とする。

〔発明の構成〕

（課題を解決するための手段）本発明は、ベース、エミッタ間の順方向ベース電流、コ
レクタ、ベース間の逆方向ベース電流を夫々Ｉｎｌ’！
＋　ＩＣＲとした時、ベース゛工位に応じてＩＦＩＥ＜
　ＩＣＢとなるようにコレクタ、エミッタ間電圧ＶＣＥ
を設定したバイポーラトランジスタを用いた半導体装置
を提供するものである。

そして、ベース、エミッタ間にトンネルダイオードを接
続したものである。また、ベース、エミッタ間の順方向
電流にトンネル電流が流れるようなバイポーラトランジ
スタを用いた半導体装置を提供するものである。

（作　用）コレクタ、エミッタ間電圧を高電圧に設定することによ
り、ベース電位、即ちベース、エミッタ間電圧ＶＢＦ！
の変化に対してベース、エミッタ間の順方向ベース電流
■ＢＥより大きなコレクタ、ベース間の逆方向ベース電
流ＩＣＢ　を流すことができ、ベース電流が従来の正領
域に加え負の領域を持ったトランジスタが実現できる。

そして並列接続したトンネルダイオードやベース、エミ
ッタ間のトンネル電流を用いることによりベース、エミ
ッタ間電圧の低い領域での電流の増加および正負のベー
ス電流の境界のベース、エミッタ間電圧を制御すること
ができる。

（実施例）以下、本発明の実施例を図面を参照して説明する。

第２図は本実施例で用いたバイポーラトランジスタの断
面図である。

Ｐ−型シリコン基板２１表面にはコレクタ抵抗を下げる
ためＮ中型埋込み層２２が設けられ、更にＰ−型エピタ
キシャルシリコン層２３が設けられている。このＰ−型
エピキシャルシリコン層２３にはリンが導入されてＮウ
ェル型２４が形成されている。そして表面にはフィール
ド酸化膜２５・が形成され、開口部にはＮ中型埋込み層
２２に達するコレクタ取出し層２６が、また、他の開口
にはＰ−型ベース領域２７が設けられている。Ｐ−型ベ
ース領域２７の一部には２４　Ｘ　５　ＨのサイズのＮ
中型のエミッタ領域２８が形成され、更にエミッタポリ
サイド２９が設けられている。またＰ−型ベース領域２
７内にはエミッタポリサイド２９に自己整合してＰ十型
層３０が形成され、更にコレクタ取出しＭ５２６表面に
は１重ねてＮ十型層３１が形成されている。

この全体は、シリコン酸化１ｉ１ｉ！ｉ３２で覆われ、
コンタクト開口には、Ｔｉ／ＴｉＮ股３３を介してＡＱ
　−５ｉ３４よりなるコレクタ、ベース、エミッタ電極
３５，３６．３７が設けられている。

製造においては、先ず、Ｐ′″型シリコン基板２１に、
ｓｂ、　ｏ、雰囲気で１２５０℃、２５分、ｓｂを熱拡
散してＮ中型埋込み層２２を形成する。次いで、　Ｓｉ
Ｈ，（４，＋　Ｂ、　ｔ（Ｇ雰囲気で１１５０℃、１０
分の処理により、Ｐ−型エピタキシャルシリコン層２３
を成長させた。この後、リンＰ＋を加速電圧１６０Ｋｅ
Ｖ　、ドーズ量５　Ｘ　１０”　ｅｘ−”でイオン注入
し、Ｎ２雰囲気中で１１００６Ｃ，２９０分の拡散によ
りＮ型ウェル２４を形成した。そしてフィールド酸化膜
２５形成後、リンＰ＋をイオン注入してＮ＋型のコレク
タ取出し層２６を形成し、更にボロンＢ＋を加速電圧３
０ＫｅＶ　、　ドーズ量５　Ｘ　１０”　ａｍ−”イオ
ン注入してＰ−型ベース領域２７を形成した。この後、
表面に薄いシリコン酸化膜を形成し、これに開口してポ
リシリコンを５００人被２し、ヒ素Ａｓ＋を６０ＫａＶ
、ドーズ量５　Ｘ　１０”ｃｆｆｉ−”イオン注入し、
更に阿。Ｓｉを被着してパターニングし、エミッタポリ
サイド２９を形成する。そして、ボロンＢ＋をイオン注
入してＰ十型層３０．更にヒ素Ａｓ＋をイオン注入して
Ｎ十型層３１を設ける。この後、シリコン酸化膜３２を
堆積し、コンタクト開口を設け、コンタクト孔底部にＴ
ｉ／ＴｉＮ３３を被着し、更にＡｌ１−５ｉ３４を堆積
してパター・ニングし、コレクタ、ベース、エミッタ電
極３５゜３６、３７を形成する。

第３図は、この様にして形成したＮＰＮバイポーラトラ
ンジスタの不純物分布図である。

エミッタは不純物濃度１．５Ｘ１０ｚａａｎ−”　でＰ
−型工ピタキャルシリコン層２３表面からの接合深さ０
．１５ｐ、ベースは、３　Ｘ　１０”　Ｃ１１−３で接
合深さ０　、３　ｐｒｏ、コレクタは、ウェル領域でお
よそ４ＸＬＯ”■″′３である。

第１図は、このＮＰＮバイポーラトランジスタ１１の動
作を示す回路図である。

ベース、エミッタ間電圧ＶＢＦ！　、コレクタ、エミッ
タ間電圧ＶＣＥとした時、ｖ１１１！に対するコレクタ
電流ＩＣ＋ベース電流１．を第４図に示す。

第４図は、ＶＣＥ！を、６．２５Ｖ１．−設定した時の
値で、　ｏｖ≦ＶＲＦ！　＜０．４５ＶではＶＲＲの電
源の正の端子からベース１３に流れ込む正のベース電流
Ｉｎ、０．４５Ｖ　＜ＶＢＥ（０，８７Ｖではベース１
３からＶＢＥの電源の正の端子に流れ出す負のベース′
止流−ＩＢ、０．８７Ｖ　＜ＶｎＦ１テは再びＶＢＦの
電源の正の端子から流れ込む正のベース電流工０となる
ことが判った。

第５図は、　ＶＣＥを５．７５Ｖに設定した場合の結果
で。

ベース電流Ｉ８が負になるＶＢＩ！領域は、０．５０　
＜ＶＢＩ！（０，６６Ｖである。

しかしながら、第６図に示すように、ＶｃＢ”ＩＶとす
ると、　ＶＲ［＋の全領域（８Ｉ！≧Ｏ）で負のベース
電流は観測されず、Ｉｎは常に正であった。

上述した負のベース電流は、第７図に示すように、ベー
スからエミッタに流れる順方向のベース電流ＩＢＦ！　
（順方向であるので図中ＩＲＦと表わしている）と、ベ
ース、コレクタ間のＰＮ接合においてインパクトイオン
化によって発生するキャリアによるコレクタ、ベース間
の逆方向ベース電流ＩＣＦＩ（逆方向であるのでＩｎＲ
と表わしている）の大小関係によって説明される。

即ち、ｌ　ＩＢＥ　ｌ　＞　ｌ　Ｉｃｎ　ｌのときは、
第４図における０■≦ＶＢＢ　＜０．４５Ｖ及び０．８
７Ｖ　＜ＶＢＥ（７）領域テ観測されるように正のベー
ス電流Ｉ、となり、ｌ　ＩＢＲ＜　ｌ　ＩＣＲｌ　ノと
きは、０．４５Ｖ　＜ＶＢｐ　＜０．８７Ｖの領域で観
測されるように負のベース電流−ＩＲとなる。

゛エミッタからの注入電子がベース・コレクタ接合の空
乏領域に入ると、これらの電子はコレクタ電圧がなだれ
降伏の方向に大きな電圧とされているためインパクトイ
オン化によって電子−正孔対を発生する。そして、発生
した電子と正孔はベースとコレクタ間の電界によってコ
レクタとベースに夫々ドリフト移動する。ベースにドリ
フトした正孔は負のベース電流１１１Ｒを作り出す。ベ
ースからエミッタへの正のベース電流１１１Ｆは固定さ
れたベース・エミッタ間電圧ＶＢ［！で制限される。こ
の結果、ＩＲＲがＩＢＦより大きい時、逆方向ベース電
流がａ測される。他方、この逆方向ベース電流が現われ
る場合において、発生した電子は、その電子電流がエミ
ッタからの注入電子電流より小さいため、コレクタ電流
の大きさに僅かに加わることになる。

これを式を用いて以下に説明する。

Ｅｂｅｒｃ＋　−Ｍｏ１ｌのモデルにおいて、通常のト
ランジスタでは、コレクタ電流ＩＣＯとベース電流ＩＢ
Ｆは式■および■で表わされる。

ＩＣ０＝　　αＦＩ［！５（ｅＸｐ（−Ｌ！−！３ｊ３
−）−１）滅ＴＩｃｓ（ｅｘｐ（””　）　−１）沼□　　　　　　　°゛■ Ｌｓｐ＝（１−α、ＢＥｓ（ｅｘｐ（」ｂＬ）−１）沼
Ｔ（１−αｎ）Ｉｃｓ（ｅｘｐ（」違Ｌ）　　１）−（２
）石Ｔここで■Ｅｓはエミッタ、ベース接合の逆方向飽和電流
、ＩＣ８はコレクタ、ベース接合の逆方向飽和電流、α
Ｆはエミッタ、ベース接合を横切って流れた電流のうち
、コレクタに到達した電Ｊεの割合、Ｃ８はコレクタ、
ベース接合を横切って流れた電流のうちエミッタに到達
した電流の割合を表わす。

また、沼はボルツマン定数、Ｔは絶対温度、矛は電荷量
である。

さらに、コレクタ、ベース間電圧ＶｃＰが品く、ベース
、コレクタ間のＰＮ接合におけるインパクトイオン化が
無視できなくなる場合、コレクタ電流■ｃは、Ｉｃ　＝　ＭＩｃｏ　　　　　　　　　　　　　−−（
３）となり、ここで、　ＩＣＯはインパクトイオン化を
無視した場合のコレクタ電流、ｎは係数、ＢＶＣＥＯは
エミッタ開放時のベース、コレクタ間の耐圧を表わす。

第７図に示すようにインパクトイオン化で発生したホー
ルは、電界によってベースに流れ込み、逆方向のベース
電流ＩＢＲとなる。

よって、　ＩＦＩＲは、１肝＝　（Ｍ−１）　Ｉｃ。　　・・・・・・・・・■
となり、結局、ベース電流１．は順方向のベース電流Ｉ
ＢＦと逆方向のベース電流ＩＢＲの差として表わせ。

Ｌｓ＝Ｉｎｒ　　Ｉｎｐ＝Ｉａｒ−（Ｍ　−１）　Ｉｃ
。

”　（１−（Ｍ　−Ｌ　）ｈＦｐ）　ＩＢＦ・・・０と
なる。尚、エミッタ電流１．はｒ、　＝　ＩＣＯ＋　Ｉ
ＢＦで表わされる。ここでｈＦＢは゛上流利得（ｈｒａ
　＝　Ｉｃｏ　／　Ｉｒ３Ｆ）を表わす。

なお、この動作は、ＮＰＮバイポーラトランジスタだけ
でなく、ＰＮＰバイポーラトランジスタにおいても同様
に説明できる。

さて、この様な負のベース電流を示すバイポーラトラン
ジスタは新しい応用分野を右している。

例えば、従来、電圧保持装置として知られているものに
フリップフロップがある。しかし、フリップフロップは
６個の素子により構成されるため高集積化に問題がある
。

さて、第１図のバイポーラトランジスタにおいて、ベー
スとエミッタ間に容量性の負荷が存在する場合を考える
。

コノ時、ベース電圧ＩＢＦ！がＯｖ≦Ｉａｕ＜０．４５
Ｖ　ノ場合、負荷に蓄積された電荷はベースからエミッ
タに流れ出すので負荷の両端の電圧Ｖａｕは下降してＯ
ｖニ近ずく。一方、　０．４５Ｖ＜Ｖａａ＜０．８７Ｖ
　ｉ’ある場合、逆方向ベース電流によって負荷に電荷
が蓄積されるので負荷両端の電圧ＶＢＥは上昇して０．
８７Ｖに近づき、一方、Ｖａａ＞０．８７Ｖであるとき
は正のベース電流によって負荷の電荷はベースからエミ
ッタに流れ出すので負荷両端の電圧ｖＢＨは下降してや
はり０．８７Ｖに近ずく。以上の様に、　ＶＲＥはＯｖ
もしくは０．８７Ｖに保持されるので自己増幅機能をも
った電圧の保持が可能である。

第８図に、その電圧保持回路の一例を示す。

この実施例では、スイッチング素子としてｎチャンネル
ＭＯ８）−ランジスタＱ１を用い、そのドレインもしく
はソースを、ＮＰＮバイポーラトランジスタＱ２のベー
スに接続する。

ＭｏＳトランジスタＱ１のゲートにはクロックφ＾が印
加され、他端にはクロックφＢが与えられる。

この場合の容量は、ベース、エミッタ間の接合容量であ
り、コレクタ、ベース間の接合容量もやはり負荷容量と
して機能する。

第９図は、ＭＯＳトランジスタＱ１の制御クロックφＡ
と、入力クロックφＢ、そしてＭＯＳ）−ランジスタＱ
１とバイポーラトランジスタＱ２の接続ノードに設けら
れた出力端子の電圧レベルを示している。Ｖ）ｌは０．
８７Ｖ、　ｖｐは０．４５Ｖ、　Ｖｔ、はＯｖを示す。

φ＾がハイレベルとなり、ベースにφａ＞０．８７Ｖが
入り、その後φＡがロウレベルになると、ベースに印加
されたハイレベル電圧は正のベース電流によって放電さ
れ０．８７Ｖに落ち着く。次に、ベースに０．４５■〈
φ８＜０．８７Ｖが印加された場合、負のベース電流に
よって出力電位は上昇し０．８７Ｖとなる。そして、ベ
ースにφＢ＜０．４５Ｖが印加された場合、正のベース
電流によってＯｖに収束する。

かくして、φｏ＞０．４５Ｖの場合、境界電位の０．８
７Ｖを保持出力し、φ、〈０．４５Ｖの場合、Ｏｖを保
持出力する事が可能となる。

この事は１本回路が、少ない素子数でフリップフロップ
に代わる電圧保持回路に使用できる事に他ならない。

これは、ベース電流に負電流が生じるからで、第６図に
示した様にコレクタ、エミッタ間電圧ｖｃＩ！＝１ｖの
場合は、全てのＶＢＦＫに対して正のベース電流となる
ので放電モードとなり電圧保持ができなくなる。

第９図ではＭＯＳトランジスタＱ、とバイポーラトラン
ジスタの接続ノードを出力端としたが、保持後、再度Ｍ
ｏＳトランジスタＱ、をオンさせてφル入力端子を出力
端とすることもできる。

第１０図は、上記接続ノードにバイポーラトランジスタ
とは別にＭＯＳキャパシタ等の容量素子Ｃを接続したも
のであり、この容量素子で、先の充放電を積極的に行な
わせる様にしたものである。

この場合、φＢの入力端を出力端としても用いているが
、Ｑｌと０２のベースの接続部に出力端を置いても良い
。

先に触れた様に１本発明はＰＮＰバイポーラトランジス
タに適用する事も勿論可能である。

第１１図はその例で、第１図に対応させたＰＮＰバイポ
ーラトランジスタの場合を示している。

この場合、コレクタ、エミッタ間電圧ＶＣＩ！が所定の
負の電圧（−Ｖボルト）の時、第１２図に示す様に、ベ
ース、エミッタ間電圧ＶＢ＋’！に対して逆方向ベース
電流−Ｉ８を流すことができる。

ＮＰＮバイポーラトランジスタを電圧保持回路に適用し
た場合、第１０図、第１１図から理解されるように、今
度は負電圧を保持することができる。

以上説明した電圧保持回路は、ラッチ回路、基ｆｉ！！
電位発生回路やＳＲＡＭ等のメモリに適用することが出
来る。また、負のベース電流を示すバイポーラトランジ
スタを用いて発振回路やセンスアンプ。

スイッチング回路を組む事も出来る。

第１３図に、半導体メモリに適用する場合のメモリセル
の回路の一例を示す。

第８図と同様に、ｎチャネル（又はＰチャネル）ＭＯＳ
トランジスタＱ工とｎｐｎバイポーラトランジスタＱ、
が接続され、ＭＯＳトランジスタＱ１のゲートにはワー
ド線ＷＬが、またソースあるいはドレインにビット線Ｂ
Ｌが接続されている。そしてバイポーラトランジスタＱ
２のベース、エミッタ間の接合容量ＣＦＩＥおよびベー
ス、コレクタ間の接合容量ＣＢＩ！を蓄積容量Ｃ８とし
て用いる。あるいはＱ□とＱ７の接続ノードにＭＯＳキ
ャパシタ等の蓄積容量素子Ｃを設けてもよい。

第１４図は、第２図のトランジスタにおいてＶＣ！＝７
Ｖとした時のｎｐｎバイポーラトランジスタのベース、
エミッタ間電圧ｖｎｔ＝とコレクタ電流■。。

ベース電流ＩＢの関係を示す図である。先述した様に２
つの安定点Ｖｎ［！ｏ＝ＯＶ、　Ｖ８Ｂ１＝１．０５Ｖ
を持つ。

メモリセルへの書込みは、ビット線電位をＶＩ３［！０
又はＶＢ［！Ｉとし、ワード、ＷＷＬをオンしてＱｌ、
Ｑ、接続部のセルノードにＶＢＥＯ又は、Ｖｌｌ＋！工
を書込む。読出しは、例えばビット線ＢＬをＶＰ電位に
プリチャージしておき１次いでワード線ＷＬをオンして
セルの蓄積容量Ｃ５とビット線ＢＬの持つ配線容量ＣＢ
との間で電荷を容量分割し、ビット線ＢＬに微小電位変
化ΔＶを起す。この電位変化を正、負のベース電流によ
って拡大させ、センスアンプで更に増幅する。

この様なメモリセルのベースとエミッタ間にトンネルダ
イオードを接続した場合の回路図とその特性を第１５図
（ａ）（ｂ）に示す。（ｂ）図において破線は、トンネ
ルダイオードを設けない場合と比較して示している。ま
たトンネルダイオードの電流電圧特性を第１６図（ａ）
にその電流を対数にとった場合の特性を（ｂ）に示す。

第１６図の（ａ）の点線はトンネル電流を示す、第１６
図（ｂ）に示すようなトンネルダイオードの特性を逆方
向ベース電流の特性を持つバイポーラトランジスタのベ
ース・ユニツタに接続すると第１５図（ｂ）のようにな
る。これによって、低レベル側での順方向のベース電流
値を増加することができ、そのベース電流の極性が反転
する電位を移動させることができる。ここで、低レベル
側の順方向のベース電流値の増加は。

Ｖ［ｌＥＯの書き込みや読み出し速度をより高速にする
作用をする。第１７図には、第１５図（ａ）の実施例の
断面図を示す。

Ｐ−型シリコン基板４１表面にはコレクタ抵抗を下げる
ためＮ十型埋込み層４２が設けられ、更にＰ−型エピタ
キシャルシリコン層４３が設けられている。このＰ−型
エピタキシャルシリコン層４３にはリンが導入されてＮ
型ウェル４４が形成されている。そして表面にはフィー
ルド酸化ｒｓ、４５が形成され、開口部にはＮ十型埋込
み層４２に達するコレクタ取出し層４６が、また、他の
開口にはＰ−型ベース領域４７が設けられている。Ｐ−
型ベース領域４７の一部にはＰ中型層４８が形成され、
さらにＰ−型ベース領域４７内にＰ中型層４８に接する
ようにＮ中型のエミッタ領域４９が形成され、さらにエ
ミッタポリサイド５０が設けられている。このＰ中型層
４８とエミッタ領域４９によりトンネルダイオードを形
成する。更にコレクタ取出し層４６表面には、重ねてＮ
中型層５１が形成されている。

この全体は、シリンコン酸化膜５２で覆われ、コンタク
ト開口ニは、Ｔｉ／ＴｉＮ膵５３を介しテ１−３ｉ５４
よりなるコレクタ、ベース、エミッタ電極５５，５６゜
５７が設けられている。

また、第１５図（ｂ）の特性は、バイポーラトランジス
タのベースを、エミッタ同様に、縮退させるほど高濃度
に不純物ドープしたバイポーラトランジスタを用いるこ
とによってもできる。その説明図を第１８図に示す。第
１８図に示すように、ベース・エミッタに縮退するほど
高濃度に不純物をドープすることにより、ベース、エミ
ッタ間のＴａ圧ＶＢｇが小さいとき、第１６図の（ａ）
（ｂ）の点線に示すようなトンネル電流ＩＲＴ（■）が
ベースからエミッタに拡散電流■（エミッタからベース
への電子の拡散電流及びベースからエミッタへの正孔の
拡散電流の和）より支配的に流れる（第１８図）。しか
し。

ベース、エミッタ間の電圧ＶＦＩＲをさらに上げると、
トンネル電流が減少し拡散電流■が支配的になる。

この拡散電流のうち、エミッタからベースに注入された
電子は第７図で示した原理と同様にベース・コレクタ間
のインパクトイオン化現象（第１８図の■）により負の
ベース電流−Ｉｎ　（第１８図の■の過程）を引起こす
。この現象を式に表わすと、トンネル電流の式は、ＩＢｔ＝Ｉｒ　ｃｘｐ　（Ａｚ（Ｖ−Ｖｖ））　・・＝
・・−■で表わせる。ここで工Ｔは谷電流、Ｖｖは谷型
圧Ａ２は定数である６０式に０式を加えることによって実施例のベス電流は！Ｂ’　＝ＩＢ＋ＩＢＴ＝＜１　（Ｍ　１）ｈＦ［りＩ
Ｂｐ＋ｌ７ｅｘｐ（Ａｘ（Ｖ　Ｖｖ））”（８）と表わ
せる。この構造は第２図において、２７のベースド層の
不純物濃度をエミッタ程度に高濃度にドープさせること
により実現できる。本特性は、メモリの他、ラッチ回路
等、種々適用することができる。更にｎｐｎバイポーラ
トランジスタの代わりにｐｎｐバイポーラトランジスタ
を用いる場合にも適用できる。

〔発明の効果〕

本発明によれば、逆方向ベース電流を用いた全く新しい
半導体装置を提供することができる。

【図面の簡単な説明】

第１図は、ＮＰＮバイポーラトランジスタを用いた動作
回路図、第２図はバイポーラトランジスタの断面図、第
３図はその不純物プロファイルを示す図、第４図はＶ。Ｅ＝６．２５Ｖの場合のベース電流を示す図、第５図は
Ｖ。Ｂ＝５．７５Ｖの場合を示す図、第６図はＶｃＥ＝
　１．ＯＶの場合を示す図、第７図はその動作を説明す
る図、第８図は電圧保持回路に適用した場合を説明する
図、第９図はその動作を説明するための図、第１０図は
他の例を示す図、第１１図、第１２図はＰＮＰバイポー
ラトランジスタの場合を説明する図、第１３図はメモリ
ーセルへ応用した場合の図、第１４図は■。。＝７ｖの
場合を示す図、第１５図はトンネルダイオードを付設し
た場合を示す図、第１６図はトンネルダイオードの説明
図、第１７図は第１５図の構造図、第１８図は、他の実
施例を説明する図である。弔口代理人　弁理士　則　近　憲　佑同　　松山光之ベース　エミ・・１７関を斤　Ｖｅｃ’　　［Ｖ］第　
ヰ　ロ第図躬　５　区第凹第　８　図第図 −−−−−−−−−−ＶＬ時ｒ−１第　９　ロ帛閏エミソ７、−１電だＶＢＥ　　［ｖｌ ■−７１Ｓ・７７間電型圧８Ｅ（Ｖ）図 λ“−スエξ１，７間’ｌｈＶ［ｌＥ第

Claims

【特許請求の範囲】

（１）ベース、エミッタ間の順方向ベース電流をＩ＿Ｂ
＿Ｅ、コレクタ、ベース間の逆方向ベース電流をＩ＿Ｃ
＿Ｂとした時、ベース電位に応じてＩ＿Ｂ＿Ｅ＜Ｉ＿Ｃ
＿Ｂとなるようにコレクタ、エミッタ間電圧Ｖ＿Ｃ＿Ｅ
を設定したバイポーラトランジスタと、ベース、エミッ
タ間に介在されたトンネルダイオードとを有することを
特徴とする半導体装置。
（２）ベース、エミッタ間の順方向ベース電流をＩ＿Ｂ
＿Ｅ、コレクタ、ベース間の逆方向ベース電流をＩ＿Ｃ
＿Ｂとし、Ｉ＿Ｃ＿Ｂインパクトイオン化による電流で
あり、Ｉ＿Ｂ＿Ｅは、ベース、エミッタ間のトンネル電
流を含む電流であり、ベース電位に応じて、Ｉ＿Ｂ＿Ｅ
＜Ｉ＿Ｃ＿Ｂとなるように、コレクタ、エミッタ間電圧
Ｖ＿Ｃ＿Ｅを、設定したバイポーラトランジスタを用い
ることを特徴とする半導体装置。
（３）バイポーラトランジスタのベースに、ＭＯＳトラ
ンジスタが接続されてなることを特徴とする請求項１又
は２記載の半導体装置。