JPH02114646A - 高耐電圧プレーナｐｎ接合 - Google Patents

高耐電圧プレーナｐｎ接合

Info

Publication number
JPH02114646A
JPH02114646A JP1239750A JP23975089A JPH02114646A JP H02114646 A JPH02114646 A JP H02114646A JP 1239750 A JP1239750 A JP 1239750A JP 23975089 A JP23975089 A JP 23975089A JP H02114646 A JPH02114646 A JP H02114646A
Authority
JP
Japan
Prior art keywords
field plate
semiconductor
plate
field
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1239750A
Other languages
English (en)
Other versions
JP2974696B2 (ja
Inventor
Reinhard Stengl
ラインハルト、シユテングル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH02114646A publication Critical patent/JPH02114646A/ja
Application granted granted Critical
Publication of JP2974696B2 publication Critical patent/JP2974696B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ｗｔ　Ｋｉ型にドープされた半導体板の境
界面にほぼ平行して拡がり、この半導体板に挿入された
第２導電型の半導体区域により残りの半導体板部分から
分離され、多数のフィールド板が半導体区域の周縁区域
に設けられ、これらのフィールド板が電気絶ｌ１１１Ｉ
超過によって境界面から分離され、この層の接触孔の区
域で半導体板に接触している高耐電圧ブレーナａｎ接合
に関するものである。
〔従来の技術〕
この種のプレーナｐｎ接合は文献「ジャパニーズ・ジャ
ーナル・オブ・アプライド・フィジクス（Ｊａｐ、　　
Ｊｏｕｒｎａｌ　ｏｆ　Ａ９９１．　Ｐｈｙｓｉｃｓ）
　ｊ’Ｊ　ｏ　１２１　（１９８２年）　　５ｕｐｐ１
．２１−１．９７−１０１頁により公知である。この公
知例ではフィールド板が半導体区域に向かった内部縁端
で半導体板に接触する。半導体板はフィールド板の数に
対応する個数のフィールド環を備え、それらはｐｎ接合
に境を接する半導体区域と同じ導電型である。
フィールド環はｐｎ接合の縁端からの間隔を増大させな
がら単導体区域を包囲する。各フィールド板はそれに所
属するフィールド環に接触するから、このフィールド環
がフィールド板の電位を決定する。半導体区域と最内部
フィールド環の間ならびに各フィールド環の間には低濃
度にドープされた半導体板の部分領域が置かれている。
これらの部分領域は半導体区域に対して逆の導電型を示
し、プレーナｐｎ接合を含む境界面にまで拡がっている
。フィールド板はフィールド環と共に作用してｐｎ接合
に逆方向電圧を印加したとき（この電圧は半導体区域と
半導体板のそれぞれに接触する２つの電極を通して加え
られる）、そのプレーナ形の縁端区域において高い降伏
電圧を示すようにする。この降伏電圧はその容積降伏電
圧にほぼ対応する。この容積降伏電圧はｐｎ接合が半導
体板の境界面に平行に拡がっている部分、即ち半導体板
の容積内で降伏する電圧として定義される。
しかしこの公知のｐｎ構造には、高い降伏電圧の達成に
必要なフィールド板とフィールド環がｐｎｎ会合ａ端に
境を接する半導体表面の比較的大きな部分を占めるとい
う欠点がある。
（発明が解決しようとする課題〕 この発明の課題は、所望の高い降伏電圧に対して公知の
ｐｎ接合の場合よりも著しく小さい半導体表面とに実現
されるプレーナルｎ接合を櫂供することである。
〔課題を解決するための手段〕
この！ｆ題は特許請求の範囲の請求項１に特徴として挙
げた構成とすることによって達成される。
〔発明の効果〕
この発明によって得られる利点は、ｐｎ接合が比較的小
さい半導体表面に実現可能であり、その際その平坦な縁
端区域において体［［伏電圧にほぼ対応する高い降伏電
圧値が達成されることである。！ｌ！に縁端区域におい
ての降伏電圧の値が半導体板のドーパント密魔に無関係
となる。これは半導体区域と回し導電型をもってこの区
域を横方向に延長する半導体領域の一部をフィールド板
が覆うことに基づく、これに反して上記の公知のｐｎ接
合のフィールド板は低濃度にドープされ、半導体区域に
対して逆導電型の半導体板の部分領域を覆う。
〔実施例〕
図面についてこの発明を更に詳細に説明する。
Ｉ１Ｉ図において１は例えばドーパント密度ＩＱ１４１
−１にれ型ドープされたシリコン半導体板であり、ｐ導
電型半導体図Ｎｉ２が挿入されている。この区域は半導
体板ｌの境界面１ａに１０”Ｃ１１−”のドーパント密
度を持つ、半導体区域２はｐ型ドープ半導体領域３によ
って横方向に延長されているやこの領域のドーパント密
度は例えばＩ　Ｑ　ｌ　ｈ　ｃｌｌ−３であって半導体
区域２よりも著しく低い、半導体区域２と半導体領域３
はｐｎ接合４ａ、４ｂによって半導体板１の残りの部分
から分離されている。ｐｎ接合の部分４ａは半導体板１
の境界面１ａに平行であるのに対して、部分４ｂは半導
体区域２の縁端から離れるにつれて次第に境界面１ａに
近づき、点５において境界面１ａに達する。ｐ導電型の
部分２と３およびρｎ接合４ａ、４ｂの下側にある半導
体板ｌのｎ導電型部分は例えば１つの半導体ダイオード
を構成し、半導体板１はその下側に陽極側Ｗ捲６を備え
、それに陽極接続＠７が設けられている。半導体区域２
とそれに続く半導体領域３には陰極側電極８が接触し、
この電極は陰極接続端９に結ばれる。
半導体領域３は欧州特許出願公開第０１７６７７８号公
報に詳細に述べられている方法によって作るのが効果的
である。この半導体領域を作る別の方法は文献「アイ・
イー・イー・イー・トランザクシヨンズ・オン・エレク
トロン・デバイセズＣ超過！ＥＥ　Ｔｒａｎｓａｃｔｉ
ｏｎｓ　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ）　
」ＥＤ−３０，１９８３年、９５４頁に記載されている
。
半導体６１１３の、上方では境界面１ａに例えば厚さ１
０μ蒙の電気絶ＩｊｔＷｊｌＯがとり付けられ、層１０
の丘に導電材料例えばＡｆｆｉ又は高濃度ドープポリシ
リコンから成るフィールド板１１ないし１５が設けられ
る。そのうち１１として示された最内部のフィールド板
は直接半導体区域２の縁辺区域に置かれ、その内部縁端
部分１１ａにおいて半導体区域２に接触する。フィール
ド板１２．１３、Ｉ４および１５はこの順序で次第に半
導体区域２からの間隔を増し、最外部のフィールド板１
５はその右側即ち外側の縁端１５ａがｐｎ接合４ａ、４
りの縁＃＋５の外側で半導体板１に接触する。半導体板
ｌにはｎ導電型の接触領域１６が効果的に挿入される。
この領域は例えば１０”ＣＩ−”のドーパント密度を持
ち、ｐｎ接合４ａ、４ｂの縁＃ｉ５の外側にある境界面
１ａの部分から始まり半導体板内部に向かっていくらか
拡がっている。ここでフィールド板１５が接触領域１６
に接触する。フィールド板１２．１３および１４はそれ
ぞれ接触孔１７．１８および１９の区域でｐ導電型半導
体間域３に接触する。その際接触孔１７はフィールド板
１２の内部縁端１２ａとその外部縁端１２ｂから等距離
にあるように設けられている。更に接触孔１８と１９も
それぞれ所属フィールド板１３．１４の内部縁端と外部
縁端から等距離にあるように設けられる。フィールド板
１１ないし１５はそれらの間に例えば１０〃−の僅かな
間隙だけがあるように密接して配置される。フィールド
板１１ないし１５の全体は表面安定化用の絶縁Ｗ１２０
で覆うことができる。この層は例えば非晶質シリコン又
は弾性ゴムから成る。
接続端７に充分な高さの電圧Ｕを加え、接続端９は地電
位に置くとき逆方向にバイアスされたｐｎ接合４ａ、４
ｂに空間電荷領域が形成され、その下方の縁端は破線２
１で、その上方の縁端は区域２の内部に引かれた破線２
２で示される。破線２１は同時に電圧値Ｕに対応する等
電位線であり、破線２２は地電位に対応する等電位線と
なる。２１と２２の間に引かれた破線２３ないし２９は
それぞれ階段的に選ばれた電圧値に対する等電位線であ
って、２３は例えば、電位値Ｕから僅かに異なった電位
値を示すのに対して、破線２９上の点は地電位から僅か
に異なった電位値を示す０等電位線２９と２８は第１図
に示すようにフィールド板１１と１２の間の間隔を通過
し、等電位線２７と２６はフィールド板１２と１３の間
の間隙を通過する。以下同様である。それ自体強く湾曲
した等電位！＃２８を境界面１ａの近（で−層直線的な
経過に変えるため半導体領域３は、接触孔１７から左側
の板縁＃ｉ１２　ａに向かって拡がるフィールドＦ１．
１２の部分の下に局部的なドーパント最大を示す、この
ことは斜線を引いた面３０で明示されている。同様に等
電位線２６の経過も別の局部的ドーパント最大３１によ
って直線化される。等電位線２４にっていも同様であっ
て、その経過は半導体領域３の局部的ドーパント最大３
２によって影響を受ける。
等電位線２１ないし２９の経過は次のことを示す、Ｈち
接触孔例えば１７と左側のフィールド板縁端、例えば１
２ａの間のｐｎ接合４ｂの区域内の境界面１ａにおいて
のＵの価が大きくても電場の勾配はそれ程大きくはなら
ず、シリコンにおける降伏発生の危険は生じない、この
発明による構造は境界面１ａとｐｎ接合４ｂの間の区域
における横方向電圧降下が均等に経過し、それに応じて
境界面１ａ近くの空間電荷領域２１．２２の内部でも、
所属接触孔例えば１７の左側に設けられたフィールド板
縁端例えば１２ａが−様な電場分布に乱れを生じさせよ
うとするにも拘らず比較的均等な霊場分布が支配的とな
るにの乱れは半導体領域３のドーパント最大、例えば３
０によって十分に補償される。半導体領域３の斜線を引
いた区域３０．３１．３２の内部に存在するドーパント
密度の横方向最大はこれに境を接する領域３の部分にお
けるドーパント密度の値の例えば１０倍に達する。ｐｎ
接合４ａ、４ｂの縁端区域の狭い間隔を残して密接配置
されたフィールド板１１ないし１５による大面積被覆の
作用により、この発明の構造によって達成される高い降
伏電圧が表面安定化に使用される材料例えば水を含む材
料によっても低下することはない。
第１Ｖのｐｎ構造は例えば垂直バイポーラ電力トランジ
スタにとっても重要である。この種のトランジスタの１
つはｎ導電型半導体区域３３をｐ導電型半導体区域２に
挿入し、別のｐｎ接合３４によってこの区域から分離さ
れているようにすることによって実現する。この場合３
３はトランジスタのエミッタ区域となり、２と３はベー
ス区域、１はコレクタ区域となる。又電極６と８はコレ
クタとエミッタの電極となり、７と９はコレクタとエミ
ッタの接続端となる。ベース区域２は図に示されていな
いベース電極を備え、ベース電流回路に対する接続端と
なる。この発明の構造によって達成されるベース・コレ
クタ接合４ａ、４ｂの高い降伏電圧は、このトランジス
タに高い耐電圧性を付与する。
第２図は１４４１図のｐｎ構造をサイリスクに利用した
例を示す。ここでは区域３３がｎ型エミッタ、ｔＷＷＢ
２含む区域２がｐ型ベース、４ａと４ｂの下側にある半
導体板１の部分がｎ型ベース、半導体板ｌの下側に付加
されたｐ型ドープ半導体層３５がｐ型エミッタとなる。
電極８は陰極側電極を意味し、１ｌ１３５に接触する電
極３６が陽極側電極となる。８と３６の接続端はＫおよ
びＡとして示され−でいる９区域２に接触する図に示さ
れていない電極はサイリスタのゲー＋−ｉ極を構成し、
サイリスクのトリガ又は消去用の信号がここに加えられ
る。
第３図に第１図の装置の別の構成を示す、ここでは既に
第１図について説明した構造部分は同じ符号で示されて
いる。第１図と異なりここには電気絶縁！’！３７が設
けられるが、これは半導体領域３又は半導体板１から溝
３８ないし４１をエツチングした後その内部に成長した
ものである。溝３８ないし４１の間に残されている半導
体領域の橋状の部分４２ないし４４には絶縁−３７のヒ
にとりつけら丸たフィールド板１２ないし】４が接触す
るのに対して、フィールド板１１と１５は第１図に対応
して半導体区域２と区域１６に接触する。
逆電圧印加に際してｐｎ接合４ａ、４ｂに形成される空
間電荷領域内の等電位線の経過は図に示されていないが
、第１図のものに対応する。第３図の構造は区域２にｎ
導電型区域４５を挿入した際にもバイポーラ・トランジ
スタにとって重要であり、又第２図の応用例の場合サイ
リスクにとっても重要である。
フィールド板縁端と接触孔の間隔が一定でなく、フィー
ルド板毎に変化している実施例を第４図に示す。最内部
と最外部のフィールド板１１と１５は７１４１図と同様
な構成であるが、フィールド板１２ないしＩ４の接触孔
の左側の板縁端からの間隔がフィールド板１２において
の比較的小さい値からフィールド板１４においての比較
的大きな（ｉに、ヒ界している。しかし接触孔１７はこ
こでも左側の板縁端　１２　ａから、フィールド板１４
の右側縁端と接触孔１９の間隔と同様なはっきりした間
隔を保っている。所属する接触孔の左側にあるフィール
ド板部分の異なる長さに対応してｐ型ドープ半導体領域
内の局部的ドーパント最大３０゛、３１′および３２′
は互いに異なる幅を持つ０等電位線２１．２２およびそ
の間にある等電位線は第１１１ｉ１とほぼ等しい経過を
示す。第４図の構造は、特にｍ１図の構造よりも半導体
領域３の侵入深さを小さくすることができる。
この発明によるｐｎ接合の上記の実施例は、回転対称形
の半導体物体、即ち円形の境界を持つ半導体板上に実現
させるのが有利である。この場合部分２．３．３３およ
び４５も円形の境界を示し、フィールド板１１ないし１
５は円環の形となる。
ト記の実施形態と並んで各部分が逆導電型のものに換え
られ電圧Ｕには反対符号のものが使用されるものもこの
発明に所属する。
【図面の簡単な説明】
第１図はこの発明によるプレーナｐｎ接合の縁端部分の
断面図、第２図はサイリスクのｐ型ベースとｎ型ベース
との間に宜かれたこの発明によるプレーナｐｎ接合の断
面図、第３図はこの発明による別のプレーナｐｎ接合の
断面図、第４図は第１図のｐｎ接合の変形である。 ｌ・・・半導体板 ２・・・半導体板に対して逆導電型の半導体区域３・・
・２と同じ導電型の半導体領域 ４　ａ、　４　ｂ−ｐ　ｎ接合 ６・・・陽極側′Ｒ，極 ＩＯ・・・電気絶縁層 １１１２．１３．１４．１５・・・フィールド板ＩＧ　
１ ＩＧ　３ ＩＧ　４

Claims (1)

  1. 【特許請求の範囲】 １）第１導電型にドープされた半導体板（１）の境界面
    （１ａ）にほぼ平行して拡がり、この半導体板に挿入さ
    れた第２導電型の半導体区域（２）により残りの半導体
    板部分から分離され、多数のフィールド板（１１ないし
    １５）が半導体区域（２）の周縁区域に設けられ、これ
    らのフィールド板が電気絶縁層（１０）によって境界面
    （１ａ）から分離され、この層の接触孔（１７ないし１
    ９）の区域で半導体板に接触している高耐電圧プレーナ
    ｐｎ接合（４ａ、４ｂ）において、最内部のフィールド
    板（１１）と最外部のフィールド板（１５）を除く残り
    のフィールド板（１２ないし１４）の少なくとも一部分
    において接触孔（１７）の配置が次のように選定されて
    いること、即ちそれぞれの孔の最内部フィールド板縁端
    （１２ａ）からの間隔が最外部フィールド板縁端（１２
    ｂ）からの間隔に対応するか、それを下回るかあるいは
    それを超過し、その際下回り又は超過の度合は接触孔（
    １７）がなお内部縁端（１２ａ）と外部縁端（１２ｂ）
    からはっきりした間隔を保つ程度に選ばれること、半導
    体区域（２）がフィールド板（１１ないし１５）の下に
    置かれたプレーナ形縁端終結部を持つ第２導電型の半導
    体領域（３）によって横方向に伸び、この区域のドーピ
    ング濃度は半導体領域（３）のそれよりも著しく低いこ
    と、半導体領域（３）のドーピング濃度は横方向におい
    てその大きさが変化し、その際接触孔（１７）と内部縁
    端（１２ａ）に所属するフィールド板（１２）との間に
    置かれたフィールド板部分の下で局部的な最大（３０）
    を示すことを特徴とする高耐電圧プレーナｐｎ接合。 ２）電気絶縁層（３７）が半導体領域（３）の表面側の
    みぞ（３８ないし４１）に設けられた多数の部分層から
    構成されること、２つの互いに隣り合わせるみぞ（３８
    、３９）の間に境界面（１ａ）まで拡がる半導体領域（
    ３）の橋（４２）があり、隣り合わせるみぞ（３８、３
    ９）に設けられている部分層の上にとりつけられたフィ
    ールド板（１２）の接触に使用されること、隣り合わせ
    るみぞ（３８、３９）に設けられた部分層の橋（４２）
    に境を接する縁端がこのフィールド板（１２）に所属す
    る接触孔をそれらの間にはさむことを特徴とする請求項
    １記載のプレーナｐｎ接合。 ３）接触孔（１７）とそれに所属するフィールド板（１
    ２）の内部縁端（１２ａ）との間隔が半導体領域（２）
    の縁端からのフィールド板の間隔が増大するにつれて上
    昇することを特徴とする請求項１又は２記載のプレーナ
    ｐｎ接合。
JP1239750A 1988-09-20 1989-09-13 高耐電圧プレーナｐｎ接合 Expired - Fee Related JP2974696B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3831941.1 1988-09-20
DE3831941 1988-09-20

Publications (2)

Publication Number Publication Date
JPH02114646A true JPH02114646A (ja) 1990-04-26
JP2974696B2 JP2974696B2 (ja) 1999-11-10

Family

ID=6363338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1239750A Expired - Fee Related JP2974696B2 (ja) 1988-09-20 1989-09-13 高耐電圧プレーナｐｎ接合

Country Status (4)

Country Link
US (1) US5113237A (ja)
EP (1) EP0360036B1 (ja)
JP (1) JP2974696B2 (ja)
DE (1) DE58907758D1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014204038A (ja) * 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置及びその製造方法
JP2015521387A (ja) * 2012-05-30 2015-07-27 ヴィシェイ−シリコニックス 適応的電荷平衡エッジ終端
US9105486B2 (en) 2013-04-05 2015-08-11 Mitsubishi Electric Corporation Semiconductor device
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
US5959342A (en) * 1993-12-08 1999-09-28 Lucent Technologies Inc. Semiconductor device having a high voltage termination improvement
US5381031A (en) * 1993-12-22 1995-01-10 At&T Corp. Semiconductor device with reduced high voltage termination area and high breakdown voltage
US5486718A (en) * 1994-07-05 1996-01-23 Motorola, Inc. High voltage planar edge termination structure and method of making same
JP3581447B2 (ja) * 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
US5801836A (en) * 1996-07-16 1998-09-01 Abb Research Ltd. Depletion region stopper for PN junction in silicon carbide
DE19843659A1 (de) * 1998-09-23 2000-04-06 Siemens Ag Halbleiterbauelement mit strukturiertem Halbleiterkörper
WO2000038242A1 (de) * 1998-12-18 2000-06-29 Infineon Technologies Ag Leistungshalbleiterbauelement
DE10051909B4 (de) * 2000-10-19 2007-03-22 Infineon Technologies Ag Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolationstrenches in einem Halbleiterkörper für solchen Randabschluss
US6563197B1 (en) * 2001-11-20 2003-05-13 International Rectifier Corporation MOSgated device termination with guard rings under field plate
JP4326835B2 (ja) * 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7834376B2 (en) * 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7955345B2 (en) * 2005-04-01 2011-06-07 Nexgen Medical Systems, Inc. Thrombus removal system and process
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
DE102005023668B3 (de) * 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
CN101506989B (zh) * 2006-07-31 2014-02-19 威世-硅尼克斯 用于SiC肖特基二极管的钼势垒金属及制造工艺
CN101345254A (zh) 2007-07-12 2009-01-14 富士电机电子技术株式会社 半导体器件
US20090189240A1 (en) * 2008-01-25 2009-07-30 Infineon Technologies Austria Ag Semiconductor device with at least one field plate
CN101414634B (zh) * 2008-12-01 2010-06-02 西安电子科技大学 凹槽绝缘栅型复合源场板的异质结场效应晶体管
US8410549B2 (en) * 2009-03-27 2013-04-02 National Semiconductor Corporation Structure and fabrication of field-effect transistor using empty well in combination with source/drain extensions or/and halo pocket
US8163619B2 (en) * 2009-03-27 2012-04-24 National Semiconductor Corporation Fabrication of semiconductor structure having asymmetric field-effect transistor with tailored pocket portion along source/drain zone
US8084827B2 (en) * 2009-03-27 2011-12-27 National Semiconductor Corporation Structure and fabrication of like-polarity field-effect transistors having different configurations of source/drain extensions, halo pockets, and gate dielectric thicknesses
US7968921B2 (en) * 2009-03-27 2011-06-28 National Semiconductor Corporation Asymmetric field-effect transistor having asymmetric channel zone and differently configured source/drain extensions
US7973372B2 (en) * 2009-03-27 2011-07-05 National Semiconductor Corporation Semiconductor structure in which source and drain extensions of field-effect transistor are defined with different dopants
US20100244151A1 (en) * 2009-03-27 2010-09-30 National Semiconductor Corporation Structure and fabrication of field-effect transistor having source/drain extension defined by multiple local concentration maxima
JP5515922B2 (ja) 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
US8716717B2 (en) 2010-10-15 2014-05-06 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
DE102016120301A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Ag Leistungshalbleitervorrichtungs-Abschlussstruktur

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6904619A (ja) * 1969-03-25 1970-09-29
DE1920397A1 (de) * 1969-04-22 1970-11-12 Siemens Ag Stabilisiertes Halbleiterbauelement
DE2241600A1 (de) * 1971-08-26 1973-03-01 Dionics Inc Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
JPS523277B2 (ja) * 1973-05-19 1977-01-27
US4079403A (en) * 1976-11-01 1978-03-14 Electric Power Research Institute, Inc. Thyristor device with self-protection against breakover turn-on failure
DE2846637A1 (de) * 1978-10-11 1980-04-30 Bbc Brown Boveri & Cie Halbleiterbauelement mit mindestens einem planaren pn-uebergang und zonen- guard-ringen
DE3117804A1 (de) * 1981-05-06 1982-11-25 Robert Bosch Gmbh, 7000 Stuttgart "planare transistorstruktur"
DE3201545A1 (de) * 1982-01-20 1983-07-28 Robert Bosch Gmbh, 7000 Stuttgart Planare halbleiteranordnung
JPS5976466A (ja) * 1982-10-25 1984-05-01 Mitsubishi Electric Corp プレ−ナ形半導体装置
NL8204105A (nl) * 1982-10-25 1984-05-16 Philips Nv Halfgeleiderinrichting.
GB2131603B (en) * 1982-12-03 1985-12-18 Philips Electronic Associated Semiconductor devices
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
JPS60124865A (ja) * 1983-12-09 1985-07-03 Nec Corp 半導体装置
NL8401983A (nl) * 1984-06-22 1986-01-16 Philips Nv Halfgeleiderinrichting met verhoogde doorslagspanning.
EP0176778B1 (de) * 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
GB2167229B (en) * 1984-11-21 1988-07-20 Philips Electronic Associated Semiconductor devices
JPS61135158A (ja) * 1984-12-06 1986-06-23 Nec Corp 高耐圧半導体装置
IT1202311B (it) * 1985-12-11 1989-02-02 Sgs Microelettronica Spa Dispositivo a semiconduttore con una giunzione piana a terminazione auto passivante
US4799100A (en) * 1987-02-17 1989-01-17 Siliconix Incorporated Method and apparatus for increasing breakdown of a planar junction
GB2205682A (en) * 1987-06-03 1988-12-14 Philips Electronic Associated A semiconductor device
EP0310836A3 (de) * 1987-10-08 1989-06-14 Siemens Aktiengesellschaft Halbleiterbauelement mit einem planaren pn-Übergang
US4903086A (en) * 1988-01-19 1990-02-20 E-Systems, Inc. Varactor tuning diode with inversion layer

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9935193B2 (en) 2012-02-09 2018-04-03 Siliconix Technology C. V. MOSFET termination trench
JP2015521387A (ja) * 2012-05-30 2015-07-27 ヴィシェイ−シリコニックス 適応的電荷平衡エッジ終端
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US10229988B2 (en) 2012-05-30 2019-03-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9105486B2 (en) 2013-04-05 2015-08-11 Mitsubishi Electric Corporation Semiconductor device
JP2014204038A (ja) * 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置及びその製造方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10340377B2 (en) 2014-08-19 2019-07-02 Vishay-Siliconix Edge termination for super-junction MOSFETs

Also Published As

Publication number Publication date
EP0360036B1 (de) 1994-06-01
JP2974696B2 (ja) 1999-11-10
DE58907758D1 (de) 1994-07-07
EP0360036A2 (de) 1990-03-28
US5113237A (en) 1992-05-12
EP0360036A3 (en) 1990-05-30

Similar Documents

Publication Publication Date Title
JPH02114646A (ja) 高耐電圧プレーナｐｎ接合
US6190948B1 (en) Method of forming power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability
US6624472B2 (en) Semiconductor device with voltage sustaining zone
JP2968222B2 (ja) 半導体装置及びシリコンウエハの調製方法
US6326656B1 (en) Lateral high-voltage transistor
US4134123A (en) High voltage Schottky barrier diode
CA1175953A (en) Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US6436779B2 (en) Semiconductor device having a plurality of resistive paths
US4707719A (en) Semiconductor device having an annular region for improved voltage characteristics
US6534823B2 (en) Semiconductor device
US4646117A (en) Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions
JPS59141267A (ja) 半導体装置
JP5601863B2 (ja) 電力半導体装置
JP4108762B2 (ja) 電界効果により制御可能の半導体デバイス
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
JP2003174169A (ja) 半導体装置
JPS62131580A (ja) 高速スイツチング横形絶縁ゲ−トトランジスタ
US5323041A (en) High-breakdown-voltage semiconductor element
JP4416288B2 (ja) 逆導通サイリスタ
US3432731A (en) Planar high voltage four layer structures
CN116741828A (zh) 沟渠式栅极晶体管组件
EP0064614B1 (en) Improved emitter structure for semiconductor devices
JP3297087B2 (ja) 高耐圧半導体装置
JPS63173365A (ja) ラテラル形絶縁ゲート半導体装置とその製法
JP2549834B2 (ja) 半導体デバイス

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees