JP2974696B2 - 高耐電圧プレーナｐｎ接合 - Google Patents

高耐電圧プレーナｐｎ接合

Info

Publication number
JP2974696B2
JP2974696B2 JP1239750A JP23975089A JP2974696B2 JP 2974696 B2 JP2974696 B2 JP 2974696B2 JP 1239750 A JP1239750 A JP 1239750A JP 23975089 A JP23975089 A JP 23975089A JP 2974696 B2 JP2974696 B2 JP 2974696B2
Authority
JP
Japan
Prior art keywords
semiconductor
plate
field
field plate
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1239750A
Other languages
English (en)
Other versions
JPH02114646A (ja
Inventor
ラインハルト、シユテングル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH02114646A publication Critical patent/JPH02114646A/ja
Application granted granted Critical
Publication of JP2974696B2 publication Critical patent/JP2974696B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、第１導電型にドープされた半導体板の境
界面にほぼ平行して拡がり、この半導体板に挿入された
第２導電型の半導体区域により残りの半導体板部分から
分離され、多数のフィールド板が半導体区域の周縁区域
に設けられ、これらのフィールド板が電気絶縁層によっ
て境界面から分離され、この層の接触孔の区域で半導体
板に接触している高耐電圧プレーナpn接合に関するもの
である。
〔従来の技術〕
この種のプレーナpn接合は文献「ジャパニーズ・ジャ
ーナル・オブ・アプライド・フィジクス（Jap.Journal
of Appl.Physics）」Vol.21（1982年）Suppl.21−１、9
7−101頁により公知である。この公知例ではフィールド
板が半導体区域に向かった内部縁端で半導体板に接触す
る。半導体板はフィールド板の数に対応する個数のフィ
ールド環を備え、それらはpn接合に境を接する半導体区
域と同じ導電型である。フィールド環はpn接合の縁端か
らの間隔を増大させながら半導体区域を包囲する。各フ
ィールド板はそれに所属するフィールド環に接触するか
ら、このフィールド環がフィールド板の電位を決定す
る。半導体区域と最内部フィールド環の間ならびに各フ
ィールド環の間には低濃度にドープされた半導体板の部
分領域が置かれている。これらの部分領域は半導体区域
に対して逆の導電型を示し、プレーナpn接合を含む境界
面にまで拡がっている。フィールド板はフィールド環と
共に作用してpn接合に逆方向電圧を印加したとき（この
電圧は半導体区域と半導体板のそれぞれに接触する２つ
の電極を通して加えられる）、そのプレーナ形の縁端区
域において高い降伏電圧を示すようにする。この降伏電
圧はその容積降伏電圧にほぼ対応する。この容積降伏電
圧はpn接合が半導体板の境界面に平行に拡がっている部
分、即ち半導体板の容積内で降伏する電圧として定義さ
れる。
しかしこの公知のpn構造には、高い降伏電圧の達成に
必要なフィールド板とフィールド環がpn接合の縁端に境
を接する半導体表面の比較的大きな部分を占めるという
欠点がある。
〔発明が解決しようとする課題〕
この発明の課題は、所望の高い降伏電圧に対して公知
のpn接合の場合よりも著しく小さい半導体表面上に実現
されるプレーナpn接合を提供することである。
〔課題を解決するための手段〕
この課題は特許請求の範囲の請求項１に特徴として挙
げた構成とすることによって達成される。
〔発明の効果〕
この発明によって得られる利点は、pn接合が比較的小
さい半導体表面に実現可能であり、その際その平坦な縁
端区域において体積降伏電圧にほぼ対応する高い降伏電
圧値が達成されることである。更に縁端区域においての
降伏電圧の値が半導体板のドーパント密度に無関係とな
る。これは半導体区域と同じ導電型をもってこの区域を
横方向に延長する半導体領域の一部をフィールド板が覆
うことに基づく。これに反して上記の公知のpn接合のフ
ィールド板は低濃度にドープされ、半導体区域に対して
逆導電型の半導体板の部分領域を覆う。
〔実施例〕
図面についてこの発明を更に詳細に説明する。
第１図において１は例えばドーパント密度1014cm-3に
ｎ型ドープされたシリコン半導体板であり、ｐ導電型半
導体区域２が挿入されている。この区域は半導体板１の
境界面1aに1018cm-3のドーパント密度を持つ。半導体区
域２はｐ型ドープ半導体領域３によって横方向に延長さ
れている。この領域のドーパンド密度は例えば1016cm-3
であって半導体区域２よりも著しく低い。半導体区域２
と半導体領域３はpn接合4a、4bによって半導体板１の残
りの部分から分離されている。pn接合の部分4aは半導体
板１の境界面1aに平行であるのに対して、部分4bは半導
体区域２の縁端から離れるにつれて次第に境界面1aに近
づき、点５において境界面1aに達する。ｐ導電型の部分
２と３およびpn接合4a、4bの下側にある半導体板１のｎ
導電型部分は例えば１つの半導体ダイオードを構成し、
半導体板１はその下側に陽極側電極６を備え、それに陽
極接続端７が設けられている。半導体区域２とそれに続
く半導体領域３には陰極側電極８が接触し、その電極は
陰極接続端９に結ばれる。
半導体領域３は欧州特許出願公開第0176778号公報に
詳細に述べられている方法によって作るのが効果的であ
る。この半導体領域を作る別の方法は文献「アイ・イー
・イー・イー・トランサクションズ・オン・エレクトロ
ン・デバイセズ（IEEE Transactions on Electron Devi
ces）」ED−30、1983年、954頁に記載されている。
半導体領域３の上方では境界面1aに例えば厚さ10μｍ
の電気絶縁層10がとり付けられ、層10の上に導電材料例
えばAl又は高濃度ドープポリシリコンから成るフィール
ド板11ないし15が設けられる。そのうち11として示され
た最内部のフィールド板は直接半導体区域２の縁辺区域
に置かれ、その内部縁端部分11aにおいて半導体区域２
に接触する。フィールド板12、13、14および15はこの順
序で次第に半導体区域２からの間隔を増し、最外部のフ
ィールド板15はその右側即ち外側の縁端15aがpn接合4
a、4bの縁端５の外側で半導体板１に接触する。半導体
板１にはｎ導電型の接触領域16が効果的に挿入される。
この領域は例えば1018cm-3のドーパント密度を持ち、pn
接合4a、4bの縁端５の外側にある境界面1aの部分から始
まり半導体板内部に向かっていくらか拡がっている。こ
こでフィールド板15が接触領域16に接触する。フィール
ド板12、13および14はそれぞれ接触孔17、18および19の
区域でｐ導電型半導体領域３に接触する。その際接触孔
17はフィールド板12の内部縁端12aとその外部縁端12bか
ら等距離にあるように設けられている。更に接触孔18と
19もそれぞれ所属フィールド板13、14の内部縁端と外部
縁端から等距離にあるように設けられる。フィールド板
11ないし15はそれらの間に例えば10μｍの僅かな間隙だ
けがあるように密接して配置される。フィールド板11な
いし15の全体は表面安定化用の絶縁層20で覆うことがで
きる。この層は例えば非晶質シリコン又は弾性ゴムから
成る。
接続端７に充分な高さの電圧Ｕを加え、接続端９は地
電位に置くとき逆方向にバイアスされたpn接合4a、4bに
空間電荷領域が形成され、その下方の縁端は破線21で、
その上方の縁端は区域２の内部に引かれた破線22で示さ
れる。破線21は同時に電圧値Ｕに対応する等電位線であ
り、破線22は地電位に対応する等電位線となる。21と22
の間に引かれた破線23ないし29はそれぞれ階段的に選ば
れた電圧値に対する等電位線であって、23は例えば、電
位値Ｕから僅かに異なった電位値を示すのに対して、破
線29上の点は地電位から僅かに異なった電位値を示す。
等電位線29と28は第１図に示すようにフィールド板11と
12の間の間隙を通過し、等電位線27と26はフィールド板
12と13の間の間隙を通過する。以下同様である。それ自
体強く湾曲した等電位線28を境界面1aの近くで一層直線
的な経過に変えるため半導体領域３は、接触孔17から左
側の板縁端12aに向かって拡がるフィールド板12の部分
の下に局部的なドーパント最大を示す。このことは斜線
を引いた面30で明示されている。同様に等電位線26の経
過も別の局部的ドーパント最大31によって直線化され
る。等電位線24につていも同様であって、その経過は半
導体領域３の局部的ドーパント最大32によって影響を受
ける。
等電位線21ないし29の経過は次のことを示す。即ち接
触孔例えば17と左側のフィールド板縁端、例えば12aの
間のpn接合4bの区域内の境界面1aにおいてのＵの値が大
きくても電場の勾配はそれ程大きくはならず、シリコン
における降伏発生の危険は生じない。この発明による構
造は境界面1aとpn接合4bの間の区域における横方向電圧
降下が均等に経過し、それに応じて境界面1aの近くの空
間電荷領域21、22の内部でも、所属接触孔例えば17の左
側に設けられたフィールド板縁端例えば12aが一様な電
場分布に乱れを生じさせようとするにも拘らず比較的均
等な電場分布が支配的となる。この乱れは半導体領域３
のドーパント最大、例えば30によって十分に補償され
る。半導体領域３の斜線を引いた区域30、31、32の内部
に存在するドーパント密度の横方向最大はこれに境を接
する領域３の部分におけるドーパント密度の値の例えば
10倍に達する。pn接合4a、4bの縁端区域の狭い間隔を残
して密接配置されたフィールド板11ないし15による大面
積被覆の作用により、この発明の構造によって達成され
る高い降伏電圧が表面安定化に使用される材料例えば水
を含む材料によっても低下することはない。
第１図のpn構造は例えば垂直バイポーラ電力トランジ
スタにとっても重要である。この種のトランジスタの１
つはｎ導電型半導体区域33をｐ導電型半導体区域２に挿
入し、別のpn接合34によってこの区域から分離されてい
るようにすることによって実現する。この場合33はトラ
ンジスタのエミッタ区域となり、２と３はベース区域、
１はコレクタ区域となる。又電極６と８はコレクタとエ
ミッタの電極となり、７と９はコレクタとエミッタの接
続端となる、ベース区域２は図に示されていないベース
電極を備え、ベース電流回路に対する接続端となる。こ
の発明の構造によって達成されるベース・コレクタ接合
4a、4bの高い降伏電圧は、このトランジスタに高い耐電
圧性を付与する。
第２図は第１図のpn構造をサイリスタに利用した例を
示す。ここでは区域33がｎ型エミッタ、領域３を含む区
域２がベース、4aと4bの下側にある半導体板１の部分が
ｎ型ベース、半導体板１の下側に付加されたｐ型ドープ
半導体層35がｐ型エミッタとなる。電極８は陰極側電極
を意味し、層35に接触する電極36が陽極側電極となる。
８と36の接続端はＫおよびＡとして示されている。区域
２に接触する図に示されていない電極はサイリスタのゲ
ート電極を構成し、サイリスタのトリガ又は消去用の信
号がここに加えられる。
第３図に第１図の装置の別の構成を示す。ここでは既
に第１図について説明した構造部分は同じ符号で示され
ている。第１図と異なりここには電気絶縁層37が設けら
れるが、これは半導体領域３又は半導体板１から溝38な
いし41をエッチングした後その内部に成長したものであ
る。溝38ないし41の間に残されている半導体領域の橋状
の部分42ないし44には絶縁層37の上にとりつけられたフ
ィールド板12ないし14が接触するのに対して、フィール
ド板11と15は第１図に対応して半導体区域２と区域16に
接触する。逆電圧印加に際してpn接合4a、4bに形成され
る空間電荷領域内の等電位線の経過は図に示されていな
いが、第１図のものに対応する。第３図の構造は区域２
にｎ導電型区域45を挿入した際にもバイポーラ・トラン
ジスタにとって重要であり、又第２図の応用例の場合サ
イリスタにとっても重要である。
フィールド板縁端と接触孔の間隔が一定でなく、フィ
ールド板毎に変化している実施例を第４図に示す。最内
部と最外部のフィールド板11と15は第１図と同様な構成
であるが、フィールド板12ないし14の接触孔の左側の板
縁端からの間隔がフィールド板12においての比較的小さ
い値からフィールド板14においての比較的大きな値に上
昇している。しかし接触孔17はここでも左側の板縁端12
aから、フィールド板14の右側縁端と接触孔19の間隔と
同様なはっきりした間隔を保っている。所属する接触孔
の左側にあるフィールド板部分の異なる長さに対応して
ｐ型ドープ半導体領域内の局部的ドーパント最大30′、
31′および32′は互いに異なる幅を持つ。等電位線21、
22およびその間にある等電位線は第１図とほぼ等しい経
過を示す。第４図の構造は、特に第１図の構造よりも半
導体領域３の侵入深さを小さくすることができる。
この発明によるpn接合の上記の実施例は、回転対称形
の半導体物体、即ち円形の境界を持つ半導体板上に実現
させるのが有利である。この場合部分２、３、33および
45も円形の境界を示し、フィールド板11ないし15は円環
の形となる。
上記の実施形態と並んで各部分が逆導電型のものに換
えられ電圧Ｕには反対符号のものが使用されるものもこ
の発明に所属する。
【図面の簡単な説明】
第１図はこの発明によるプレーナpn接合の縁端部分の断
面図、第２図はサイリスタのｐ型ベースとｎ型ベースと
の間に置かれたこの発明によるプレーナpn接合の断面
図、第３図はこの発明による別のプレーナpn接合の断面
図、第４図は第１図のpn接合の変形である。 １……半導体板 ２……半導体板に対して逆導電型の半導体区域 ３……２と同じ導電型の半導体領域 4a、4b……pn接合 ６……陽極側電極 10……電気絶縁層 11、12、13、14、15……フィールド板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 21/329 H01L 29/861 H01L 29/864 - 29/87 H01L 29/88 - 29/96

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】第１導電型にドープされた半導体板（１）
    の境界面（1a）にほぼ平行して拡がりかつこの半導体板
    に挿入された第２導電型の半導体区域（２）と、残りの
    半導体板部分とを分離し、 多数のフィールド板（11ないし15）を半導体区域（２）
    の周縁区域に設け、 これらのフィールド板を電気絶縁層（10）によって境界
    面（1a）から分離するとともにこの層の接触孔（17ない
    し19）の区域で半導体板に接触させた高耐電圧プレーナ
    pn接合（4a、4b）において、 最内部のフィールド板（11）と最外部のフィールド板
    （15）を除く残りのフィールド板（12ないし14）の少な
    くとも一部分において接触孔（17）の配置が次のように
    選定されていること、 即ちそれぞれの孔のフィールド板の内部縁端（12a）か
    らの間隔がフィールド板の外部縁端（12b）からの間隔
    に等しいか、それを下回るかあるいはそれを超過し、 その際下回り又は超過の度合は接触孔（17）がなお内部
    縁端（12a）と外部縁端（12b）からはっきりした間隔を
    保つ程度に選ばれること、 半導体区域（２）がフィールド板（11ないし15）の下に
    置かれたプレーナ形縁端終結部を持つ第２導電型の半導
    体領域（３）によって横方向に伸び、その区域のドーピ
    ング濃度は半導体領域（２）のそれよりも著しく低いこ
    と、 半導体領域（３）のドーピング濃度は横方向においてそ
    の大きさが変化し、その際接触孔（17）から内部縁端
    （12a）に向かって広がるフィールド板（12）の部分の
    下で局部的な最大（30）を示すことを特徴とする高耐高
    圧プレーナpn接合。
  2. 【請求項２】電気絶縁層（37）が半導体領域（３）の表
    面側のみぞ（38ないし41）に設けられた多数の部分層か
    ら構成されること、 ２つの互いに隣り合わせるみぞ（38、39）の間に境界面
    （1a）まで拡がる半導体領域（３）の橋（42）があり、
    隣り合わせるみぞ（38、39）に設けられている部分層の
    上にとりつけられたフィールド板（12）の接触に使用さ
    れること、 隣り合わせるみぞ（38、39）に設けられた部分層の橋
    （42）に境を接する縁端がこのフィールド板（12）に所
    属する接触孔をそれらの間にはさむことを特徴とする請
    求項１記載のプレーナpn接合。
  3. 【請求項３】接触孔（17）とそれに所属するフィールド
    板（12）の内部縁端（12a）との間隔が半導体領域
    （２）の縁端からのフィールド板の間隔が増大するにつ
    れて上昇することを特徴とする請求項１又は２記載のプ
    レーナpn接合。
JP1239750A 1988-09-20 1989-09-13 高耐電圧プレーナｐｎ接合 Expired - Fee Related JP2974696B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3831941 1988-09-20
DE3831941.1 1988-09-20

Publications (2)

Publication Number Publication Date
JPH02114646A JPH02114646A (ja) 1990-04-26
JP2974696B2 true JP2974696B2 (ja) 1999-11-10

Family

ID=6363338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1239750A Expired - Fee Related JP2974696B2 (ja) 1988-09-20 1989-09-13 高耐電圧プレーナｐｎ接合

Country Status (4)

Country Link
US (1) US5113237A (ja)
EP (1) EP0360036B1 (ja)
JP (1) JP2974696B2 (ja)
DE (1) DE58907758D1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
US5959342A (en) * 1993-12-08 1999-09-28 Lucent Technologies Inc. Semiconductor device having a high voltage termination improvement
US5381031A (en) * 1993-12-22 1995-01-10 At&T Corp. Semiconductor device with reduced high voltage termination area and high breakdown voltage
US5486718A (en) * 1994-07-05 1996-01-23 Motorola, Inc. High voltage planar edge termination structure and method of making same
JP3581447B2 (ja) * 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
US5801836A (en) * 1996-07-16 1998-09-01 Abb Research Ltd. Depletion region stopper for PN junction in silicon carbide
DE19843659A1 (de) * 1998-09-23 2000-04-06 Siemens Ag Halbleiterbauelement mit strukturiertem Halbleiterkörper
ATE416479T1 (de) 1998-12-18 2008-12-15 Infineon Technologies Ag Leistungshalbleiterbauelement
DE10051909B4 (de) * 2000-10-19 2007-03-22 Infineon Technologies Ag Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolationstrenches in einem Halbleiterkörper für solchen Randabschluss
US6563197B1 (en) * 2001-11-20 2003-05-13 International Rectifier Corporation MOSgated device termination with guard rings under field plate
JP4326835B2 (ja) * 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7955345B2 (en) * 2005-04-01 2011-06-07 Nexgen Medical Systems, Inc. Thrombus removal system and process
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
DE102005023668B3 (de) * 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
JP2009545885A (ja) * 2006-07-31 2009-12-24 ヴィシェイ−シリコニックス ＳｉＣショットキーダイオード用モリブデンバリア金属および製造方法
CN101345254A (zh) 2007-07-12 2009-01-14 富士电机电子技术株式会社 半导体器件
US20090189240A1 (en) * 2008-01-25 2009-07-30 Infineon Technologies Austria Ag Semiconductor device with at least one field plate
CN101414634B (zh) * 2008-12-01 2010-06-02 西安电子科技大学 凹槽绝缘栅型复合源场板的异质结场效应晶体管
US7968921B2 (en) 2009-03-27 2011-06-28 National Semiconductor Corporation Asymmetric field-effect transistor having asymmetric channel zone and differently configured source/drain extensions
US8410549B2 (en) * 2009-03-27 2013-04-02 National Semiconductor Corporation Structure and fabrication of field-effect transistor using empty well in combination with source/drain extensions or/and halo pocket
US8084827B2 (en) 2009-03-27 2011-12-27 National Semiconductor Corporation Structure and fabrication of like-polarity field-effect transistors having different configurations of source/drain extensions, halo pockets, and gate dielectric thicknesses
US7973372B2 (en) * 2009-03-27 2011-07-05 National Semiconductor Corporation Semiconductor structure in which source and drain extensions of field-effect transistor are defined with different dopants
US8163619B2 (en) * 2009-03-27 2012-04-24 National Semiconductor Corporation Fabrication of semiconductor structure having asymmetric field-effect transistor with tailored pocket portion along source/drain zone
US20100244151A1 (en) * 2009-03-27 2010-09-30 National Semiconductor Corporation Structure and fabrication of field-effect transistor having source/drain extension defined by multiple local concentration maxima
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
CN103125024B (zh) 2010-10-15 2016-04-13 三菱电机株式会社 半导体装置及其制造方法
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP6020317B2 (ja) 2013-04-05 2016-11-02 三菱電機株式会社 半導体素子
JP2014204038A (ja) * 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置及びその製造方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN106575666B (zh) 2014-08-19 2021-08-06 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管
DE102016120301A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Ag Leistungshalbleitervorrichtungs-Abschlussstruktur

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6904619A (ja) * 1969-03-25 1970-09-29
DE1920397A1 (de) * 1969-04-22 1970-11-12 Siemens Ag Stabilisiertes Halbleiterbauelement
DE2241600A1 (de) * 1971-08-26 1973-03-01 Dionics Inc Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
JPS523277B2 (ja) * 1973-05-19 1977-01-27
US4079403A (en) * 1976-11-01 1978-03-14 Electric Power Research Institute, Inc. Thyristor device with self-protection against breakover turn-on failure
DE2846637A1 (de) * 1978-10-11 1980-04-30 Bbc Brown Boveri & Cie Halbleiterbauelement mit mindestens einem planaren pn-uebergang und zonen- guard-ringen
DE3117804A1 (de) * 1981-05-06 1982-11-25 Robert Bosch Gmbh, 7000 Stuttgart "planare transistorstruktur"
DE3201545A1 (de) * 1982-01-20 1983-07-28 Robert Bosch Gmbh, 7000 Stuttgart Planare halbleiteranordnung
NL8204105A (nl) * 1982-10-25 1984-05-16 Philips Nv Halfgeleiderinrichting.
JPS5976466A (ja) * 1982-10-25 1984-05-01 Mitsubishi Electric Corp プレ−ナ形半導体装置
GB2131603B (en) * 1982-12-03 1985-12-18 Philips Electronic Associated Semiconductor devices
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
JPS60124865A (ja) * 1983-12-09 1985-07-03 Nec Corp 半導体装置
NL8401983A (nl) * 1984-06-22 1986-01-16 Philips Nv Halfgeleiderinrichting met verhoogde doorslagspanning.
DE3581348D1 (de) * 1984-09-28 1991-02-21 Siemens Ag Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung.
GB2167229B (en) * 1984-11-21 1988-07-20 Philips Electronic Associated Semiconductor devices
JPS61135158A (ja) * 1984-12-06 1986-06-23 Nec Corp 高耐圧半導体装置
IT1202311B (it) * 1985-12-11 1989-02-02 Sgs Microelettronica Spa Dispositivo a semiconduttore con una giunzione piana a terminazione auto passivante
US4799100A (en) * 1987-02-17 1989-01-17 Siliconix Incorporated Method and apparatus for increasing breakdown of a planar junction
GB2205682A (en) * 1987-06-03 1988-12-14 Philips Electronic Associated A semiconductor device
EP0310836A3 (de) * 1987-10-08 1989-06-14 Siemens Aktiengesellschaft Halbleiterbauelement mit einem planaren pn-Übergang
US4903086A (en) * 1988-01-19 1990-02-20 E-Systems, Inc. Varactor tuning diode with inversion layer

Also Published As

Publication number Publication date
JPH02114646A (ja) 1990-04-26
EP0360036A3 (en) 1990-05-30
EP0360036B1 (de) 1994-06-01
US5113237A (en) 1992-05-12
DE58907758D1 (de) 1994-07-07
EP0360036A2 (de) 1990-03-28

Similar Documents

Publication Publication Date Title
JP2974696B2 (ja) 高耐電圧プレーナｐｎ接合
US5726469A (en) Surface voltage sustaining structure for semiconductor devices
US7572683B2 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
US6624472B2 (en) Semiconductor device with voltage sustaining zone
US6025622A (en) Conductivity modulated MOSFET
US6190948B1 (en) Method of forming power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability
US6534823B2 (en) Semiconductor device
JPH0336311B2 (ja)
JPH09283754A (ja) 高耐圧半導体装置
JP4108762B2 (ja) 電界効果により制御可能の半導体デバイス
JP3165480B2 (ja) ターンオフサイリスタ
US5936267A (en) Insulated gate thyristor
EP0338312B1 (en) Insulated gate bipolar transistor
US4151541A (en) Power transistor
JP4416288B2 (ja) 逆導通サイリスタ
US5323041A (en) High-breakdown-voltage semiconductor element
JPH04312977A (ja) 半導体装置
JP2687163B2 (ja) ターンオフ可能なサイリスタ
EP0064614B1 (en) Improved emitter structure for semiconductor devices
JP2830744B2 (ja) 集積化デバイス
EP0180315B1 (en) High breakdown voltage semiconductor device
JP3297087B2 (ja) 高耐圧半導体装置
JP2851907B2 (ja) 大阻止容量半導体素子
US6566732B1 (en) High voltage resistive structure integrated on a semiconductor substrate
JPS63173365A (ja) ラテラル形絶縁ゲート半導体装置とその製法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees