JPH02110728A - 統計的符号化装置 - Google Patents

統計的符号化装置

Info

Publication number
JPH02110728A
JPH02110728A JP1199498A JP19949889A JPH02110728A JP H02110728 A JPH02110728 A JP H02110728A JP 1199498 A JP1199498 A JP 1199498A JP 19949889 A JP19949889 A JP 19949889A JP H02110728 A JPH02110728 A JP H02110728A
Authority
JP
Japan
Prior art keywords
register
word
information
length
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1199498A
Other languages
English (en)
Inventor
Thierry Langlais
ティエリ・ラングレー
Jean-Yves Boisson
ジャン‐イーブ・ボワソン
Francoise Moliere
フランソワーズ・モリエール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telecommunications Radioelectriques et Telephoniques SA TRT
Original Assignee
Telecommunications Radioelectriques et Telephoniques SA TRT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telecommunications Radioelectriques et Telephoniques SA TRT filed Critical Telecommunications Radioelectriques et Telephoniques SA TRT
Publication of JPH02110728A publication Critical patent/JPH02110728A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/42Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 奮粟上■糾朋分野 本発明は、可変数n個のピッ)(nは1からNまで変化
する)を含む可変長符号語を生成するため、固定した数
のビットを有する語として、符号化しようとする情報を
受信するための入力点と、上記可変長符号語をN個の並
列出力点のうちのn個の出力点に当てはめるための第1
符号変換部と、長さ「n」を示す指数をその出力点から
提供するための第2符号変換部とを有する統計的符号化
装置に関する。
このような装置を用いることは、情報ビット・レート(
速度)を減らそうと望む人にとって大変有利である。こ
の符号化操作によって符号化される語の統計量が確認さ
れる。長さの短い可変長語は極めて頻繁に出現する語に
割当てられ、長さの長い可変長語は滅多に出現しない語
に割当てられる。この符号化のやり方は、情報を変更す
ることなしにビット・レートを相当大きく減らすことが
できるので、統計量の均衡をとることが既知の信号伝送
(例:言葉、映像、文章)の分野で特に興味をもたれて
いる。
従来■肢肯 かような装置については西ドイツ国特許出願第3602
808号に述べられている。併しこの出願には高速処理
を達成するのに重要な手段については説明していない。
”パシようとするi テレビジョンの分野におけるこれら符号化装置の解決す
べき問題点は、処理速度である、実際に各画素は1/1
3.5MHzのレートで符号化されなければならない。
課題■次傅工段 本発明はその目的として、今日用いられている単純な回
路を使用して冒頭に記した装置を提供しようとしている
この目的を達成するために該装置は、「n」に関してな
された操作の結果として、Nを法とする第1累積情報と
2Nを法とする第2累積情報とを形成するための累積部
と、 第1累積情報の関数として置換を施した可変長符号語を
表す置換語を生成するための循環順列手段と、 第2累積情報の関数として置換語のビットを第2レジス
タ、第2レジスタの双方またはいずれか一方に選択的に
転送するための切替手段と、累積部と共同して、上記レ
ジスタの一方の充満レベルを検出し、これを転送手段に
作用させて充満したレジスタの内容を出力点に転送させ
るための検出部と を更に備えていることを特徴とする。
尖詣炎 以下に非限定的な実例により、図面を引用して本発明が
よく理解されるような説明を与える。すなわち以下の記
述中の具体的な数値はあくまで1例であって、本発明は
これに限定される訳ではない。
第1図に示すのは本発明による装置で、それは変換すべ
き入力符号を受信する入力点10をもつ。
この符号はm個の並列ビットの形をとり、M=2ffi
個の情報語を表す、例えばm=4ならM−16である。
16個の情報語を−1から旧6とし、これからそれらを
符号化する。その長さが可変の統計的符号語が、各情報
語に対応するものとし、統計的符号語の長さは最小1か
ら最大N、ただしNは例えば12、まで変化するものと
する。次に示す第1表では、欄1に入力された情報語を
記し、欄2にこれに対応する(可変長)符号語を記す。
これらの可変長語は出力レジスタの出力点12に現われ
、これと共に確認信号LLが出力点14に現れる。
装置は第1符号変換部20をもち、そこで入力した語か
ら可変長語を作りこれをその12個の出力点のいくつか
から出力する。可変長語は必ずこれらの出力点の第1位
置(1st positions)から出力を始めるも
のとし、それは第1表の欄3に記すとおりである。統計
的可変長語によって占められていない他の位置には「1
」か又は「0」が入ってよいものとし、第1表の欄3で
はXで示しである。
第2符号変換部22の入力点も、第1符号変換部20第 1表 と同様に、装置の入力点10に接続し、これは可変長語
を組立てているビット数の長さを2進符号で表したもの
を作り出す。
欄 欄 欄  3 欄  4 12ビツト統 計的符号語 X=Qまたは1 1XXXXXXXXXXX 01XXXXXXXXXX 001XXXXXXXXX 00010XXXXXXX oooi 1oxxxxxx 0001110XXXXX 0001110XXXX 000111 1110X 000111 1111X 本発明の装置は、 第2符号変換部22の出力点において累積部30をもち
、可変長語の長さ指数の[Nを法とした(modul。
”N”)」累積結果を表す第1累積情報ACCIと、同
じ<2Nを法とした累積結果を表す第2累積情報ACC
2とを形成し、 累積情報の関数として置換を施した可変長符号語を表す
置換語を供給するための循環順列手段32をもち、 置換語の構成因子を第2レジスタ42又は第2レジスタ
42に選択的に転送する切替手段35をもち、累積部3
0と共同して、転送手段50で用いるため第2レジスタ
及び第2レジスタの充満レベルを検出する検出手段45
をもち、転送手段50はレジスタ13を通して出力点1
2へ向けて充満したレジスタを転送する。クロック51
が装置の動作速度を固定する信号Hを生成する。このク
ロック信号Hはシステム中のデータの入力クロックで、
処理速度を規定する。Nビット・バス上のデータの出力
頻度はクロックHの出力速度より小さいか又は等しい、
これがこのシステムの主な利点である。この信号Hは、
順列部32に結合するレジスタ52及び変換部22に結
合するレジスタ53の搭載命令に際して用いられる。
累積部30には加算器54があり、第2符号変換部22
から来る長さ指数を累積レジスタ55の内容に加算する
。レジスタ55の入力点は加算器54の出力点に接続さ
れている。検出手段45は加算器54の出力点における
最有意ビットを表す信号MSBを用いる。
MSBの値が、転送手段の一部を構成するマルチプレク
サ50の位置(ポジション)を決定する。レジスタ41
またはレジスタ42の出力レジスタ13への転送は、信
号LLが処理されたときにのみ有効である。
この信号LLはレジスタ13の搭載命令として働く。
この信号LLを処理するには、D58形双安定多重パイ
ブレークを用い、これは信号Hの各能動端で信号MSB
を蓄積する。その入力点が該双安定多重パイブレークの
入力点及び出力点に接続している「排他的ORJゲート
59が、この信号LLを生成する。
結果としてこの信号LLは、MSBの数値が変る都度、
能動的となる。
累積部30は、順列部32のためにNを法とする累積和
ACCIと、切替回路35のために2Nを法とする累積
和ACC2とを生成することは、既に説明した通りであ
る。
好適実施例においては、順列部32は符号変換部20と
組合せて、読出し専用メモリ60としてプログラムする
ことができ(第2図参照)、この組合せが第2表に示す
ようなやり方で実現されるようにする。置換命令は、1
から12までの範囲の順列を指示する情報ACCIによ
って与えられる。第2表は、メモリ60の出力点におけ
る2つの入力符号(5及び4)の値の符号と、1からM
まで変動するPM(順列部)の値とが一致することを示
している。
そうなれば、入力符号のどの値に対してもプログラム構
築を行うことは、当業者にとり極めて容易であろう。
CCI 第  2 入力符号部 00011110XXXX XOOO+1110XXX XXOOOlllloXX XXXOOOlllloX XXXXOOOllllo 0XXXXOOO1111 10XXXXOOO111 110XXXXOOO11 1110XXXXOOOj 11110XXXXOOO 011110XXXXOO 0011110XXXXO 表 入力符号W4 00011111110X XOOOlllllllo 0XOOO1111111 10XOOO111111 110XOOO11111 1110XOOO1111 11110XOOO111 111110XOOO11 1111110XOOO1 11111110XOOO 011111110XOO 0011111110XO 第3図は切替回路及びそれとレジスタ41、レジスタ4
2との接続の詳細を示す概略系統図である。
この回路は、制御信号S1から312までによりそれぞ
れ制御される第1組の双対人力切替スイッチ71から7
8まで、及び信号訂から蕾までにより制御される第2組
の双対人力切替スイッチ83から94までによって形成
され、信号訂ないし■は、信号S1ないし312のそれ
ぞれ補信号になっている。
切替スイッチ71ないし82の出力点はそれぞれレジス
タ41の並列入力点に接続している。切替スイッチ83
ないし94の出力点はそれぞれレジスタ42の並列入力
点に接続している。切替スイッチ71ないし82の第1
人力点はそれぞれレジスタ41の並列出力点に接続して
おり、切替スイッチ83ないし94の第1人力点はそれ
ぞれレジスタ42の並列出力点に接続している。切替ス
イッチ71ないし94の第2人力点はすべて読出し専用
メモリ60の出力点に結合している。
信号S1ないしS12及びそれらから論理変換により導
出される信号劇ないしqlは符号変換回路100によっ
て生成される。回路100は次の第3表の機能のように
容易にプログラムできるもので、蔓では信号S1ないし
S12に対する数値「1」は第2の入力点がメモリ60
の出力点にリンクしていることを示し、数値「0」は、
出力点から入力点へのフィードバックの故に、ビット値
が不変であることを示す。
第  3 表 CC2 (十進記法) Si  B2  B3  B4 55  B6  S7
  B8 59 510 511 5120.0 本発明の符号化装置の動作は次の通りである。
情報語W9. W5. W4. W7. W7.・・・
・が順番に符号化されるものとする。第4図はこれらの
情報語が構成しているビット列を示す。
以下第5図により説明を進める。時点toにおいて、メ
モリ60によって符号化操作がなされた後の情報語間は
レジスタ52に現れるものと仮定し、またこの時点にお
いてACCI及びACC2の累積和はいずれも「0」に
等しいものと仮定する。第2表及び第3表と一致して、
統計的符号の置換はなされず、レジスタ52の全内容が
レジスタ42に転送される。
時点t1において新しい符号がレジスタ52に現れ、こ
の符号はその前の符号の長さに対応する数値「3」によ
って置換される。その結果として、切替スイッチ80.
8L 82が、レジスタ52の最初の3個のポジション
を、レジスタ41の最初の3個のポジションに、転送す
ることを認可する。レジスタ52の終りの9個のポジシ
ョンはレジスタ42の終りの9個のポジションに転送さ
れる。
時点t2においてACCI及びACC2は数値「11」
を採っているので、情報語−4に対応する可変長語は1
1度置換がなされ、レジスタ52の終りの11個のポジ
シロンがレジスタ41に、またレジスタ52の第1のポ
ジションがレジスタ42の第1のポジションに転送され
る。
時点t3において、信号MSBはその値を変え、従って
ACCIとACC2とはその値が異なるものとなる。
併し信号LLが能動的になり、従ってレジスタ42の内
容は出力レジスタ13に転送される。
時点t4において信号MSBの値が又もや変り、これに
よりLLは又もや能動信号を生成する。
【図面の簡単な説明】
第1図は本発明による符号化装置の概略系統図であり、 第2図は順列部と第1符号変換部とを組合せた好適実施
例を示し、 第3図は切替回路及びそれと第1及び第2レジスタとの
相互接続の詳細を示す概略系統図であり、第4図は符号
化すべき情報語列及び期待される符号化結果を示し、 第5図は本発明の機能をもつ符号化装置がよく理解でき
るための経過説明図である。 10・・・装置の入力点 12・・・出力レジスタの出力点 13・・・出力レジスタ 14・・・LL信号の出力点 20・・・第1符号変換部 22・・・第2符号変換部 30・・・累積部 32・・・循環順列手段 35・・・切替手段 41・・・第2レジスタ 42・・・第2レジスタ 45・・・検出手段 50・・・転送手段 51・・・クロック 52、53・・・レジスタ 54・・・加算器 55・・・累積レジスタ 59・・・排他的ORゲー ト ′特許出願人 テレコミユニカシオン・ラジオ エレクトリフ・工・テレホニク・ テ・アール・テ

Claims (1)

  1. 【特許請求の範囲】 1、可変数n個のビット(nは1からNまで変化する)
    を含む可変長符号語を生成するため、固定した数のビッ
    トを有する固定長の語と して、符号化しようとする情報を受信するための入力点
    と、 上記可変長符号語をN個の並列出力点のう ちのn個の出力点に当てはめるための第1符号変換部と
    、 長さ「n」を示す指数をその出力点から提 供するための第2符号変換部と を有する統計的符号化装置において、 「n」に関してなされた操作の結果として、Nを法とす
    る第1累積情報と2Nを法とする第2累積情報とを形成
    するための累積部と、第1累積情報の関数として置換を
    施した可 変長符号語を表す置換語を生成するための循環順列手段
    と、 第2累積情報の関数として置換語のビット を第1レジスタ、第2レジスタの双方またはいずれか一
    方に選択的に転送するための切替手段と、 累積部と共同して、上記レジスタの一方の 充満レベルを検出し、これを転送手段に作用させて充満
    したレジスタの内容を出力点に転送させるための検出部
    と を更に備えていることを特徴とする統計的符号化装置。
JP1199498A 1988-08-05 1989-08-02 統計的符号化装置 Pending JPH02110728A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8810617 1988-08-05
FR8810617A FR2635241A1 (fr) 1988-08-05 1988-08-05 Dispositif de codage statistique pour fournir des mots de code comportant un nombre variable d'elements binaires

Publications (1)

Publication Number Publication Date
JPH02110728A true JPH02110728A (ja) 1990-04-23

Family

ID=9369157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1199498A Pending JPH02110728A (ja) 1988-08-05 1989-08-02 統計的符号化装置

Country Status (5)

Country Link
US (1) US5062125A (ja)
EP (1) EP0353826B1 (ja)
JP (1) JPH02110728A (ja)
DE (1) DE68910419T2 (ja)
FR (1) FR2635241A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799812B2 (ja) * 1990-03-26 1995-10-25 株式会社グラフイックス・コミュニケーション・テクノロジーズ 信号符号化装置および信号復号化装置、並びに信号符号化復号化装置
US5446916A (en) * 1993-03-26 1995-08-29 Gi Corporation Variable length codeword packer
US5663726A (en) * 1995-12-01 1997-09-02 U.S. Philips Corporation High speed variable-length decoder arrangement with reduced memory requirements for tag stream buffering
US5666116A (en) * 1995-12-01 1997-09-09 U.S. Philips Corporation High speed variable-length decoder arrangement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107648A (en) * 1976-04-12 1978-08-15 Bell Telephone Laboratories, Incorporated Scan encoding of two dimensional pictorial entities
CA1197005A (en) * 1981-09-29 1985-11-19 Norio Suzuki System comprising a preliminary processing device controlled in accordance with an amount of information stored in a buffer
CA1211219A (en) * 1982-06-30 1986-09-09 Hideo Kuroda Digital data code conversion circuit for variable- word-length data code
US4562456A (en) * 1983-10-17 1985-12-31 Rca Corporation Analog-to-digital conversion apparatus including a circuit to substitute calculated values when the dynamic range of the converter is exceeded
DE3602808A1 (de) * 1986-01-30 1987-08-06 Siemens Ag Codiereinrichtung fuer variable wortlaengen

Also Published As

Publication number Publication date
EP0353826A1 (fr) 1990-02-07
US5062125A (en) 1991-10-29
DE68910419D1 (de) 1993-12-09
DE68910419T2 (de) 1994-05-11
FR2635241A1 (fr) 1990-02-09
EP0353826B1 (fr) 1993-11-03

Similar Documents

Publication Publication Date Title
JP4422833B2 (ja) 可変長符号語を復号する復号器及び方法
JPH0799812B2 (ja) 信号符号化装置および信号復号化装置、並びに信号符号化復号化装置
JP3294026B2 (ja) 高速可変長復号化装置
KR20050067349A (ko) 가변길이 부호화 장치 및 가변길이 부호화 방법
JPH05219386A (ja) データフォーマット変換装置及び方法
JPH10341167A (ja) 可変長符号復号化回路
JPH02110728A (ja) 統計的符号化装置
JPH10135842A (ja) 可変長コードデータストリーム位置整列のためのシステム
JP3193654B2 (ja) 可変長符号デコーダ
JP3389391B2 (ja) 可変長コードの符号化及び分割装置
JP3863652B2 (ja) 可変長コードの整列化装置
US20120027144A1 (en) Multi-phase clock switching device and method thereof
US4551706A (en) Apparatus for decoding run-length encoded data
JP3136573B2 (ja) 可変長符号の復号装置及び処理装置
JPH04258025A (ja) 可変長符号復号回路
JPH09153821A (ja) 直並列変換方式
JP2536490B2 (ja) ランレングス符号化装置
JP3311624B2 (ja) バレルシフタ制御方法及び集積回路
JP3054787B2 (ja) 可変長符号の復号装置
JP2000040967A (ja) 情報符号化装置及び方法
JPS595779A (ja) ランレングス復号化装置
JP2006019814A (ja) エントロピ復号器
JPH05259923A (ja) 可変長符号化器
JPH07312557A (ja) 可変長データ連結回路
JPH11289257A (ja) 可変長復号器のデータ可変装置