JPH0210975B2 - - Google Patents
Info
- Publication number
- JPH0210975B2 JPH0210975B2 JP58251834A JP25183483A JPH0210975B2 JP H0210975 B2 JPH0210975 B2 JP H0210975B2 JP 58251834 A JP58251834 A JP 58251834A JP 25183483 A JP25183483 A JP 25183483A JP H0210975 B2 JPH0210975 B2 JP H0210975B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- signal
- image signal
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、映像信号をデータ処理する信号処
理装置に関するものである。
理装置に関するものである。
画像表示装置上に動く画像を表示するために
は、少なくとも各フイールド（通常は60フイール
ド／秒）内で所定の画像処理を実行し得ることが
要求される。
は、少なくとも各フイールド（通常は60フイール
ド／秒）内で所定の画像処理を実行し得ることが
要求される。
従来、この種の装置として第１図に示すものが
あつた。図において、１は水平及び垂直同期信号
及びエンコードされたカラー信号を含むビデオ信
号VIを導く線、２はこのビデオ信号VIを色信号
Ｒ，Ｇ，Ｂに分離するデコーダ、３は色信号Ｒ，
Ｂ，Ｇをデイジタル信号形式に変換するアナロ
グ・デイジタル（Ａ／Ｄ）変換器、４はデイジタ
ル化された色信号R′，B′，G′をフレームを単位
として記憶するフレームメモリ、５はフレームメ
モリ４のデータＤをDMA（ダイレクトメモリア
クセス）で転送するためのインタフエイス、６は
計算機（CPU）、７は計算機６のプログラム及び
データを記憶する（主）メモリ、８は計算機６の
データを記憶するデイスクコントローラ、９は計
算機６のデータを記憶するデイスク、１０は計算
機６のデータの入出力装置、１１はインターフエ
イス５〜デイスク９を接続するダイレクトメモリ
アクセスバス、１２はインターフエイス５〜デイ
スク９を接続するPCCH（プログラムコントロー
ルチヤンネル）、１３はフレームメモリ４のデー
タＤをデイジタル・アナログ（Ｄ／Ａ）変換する
Ｄ／Ａ変換器、１４はDA変換器１３の出力のエ
ンコーダである。
あつた。図において、１は水平及び垂直同期信号
及びエンコードされたカラー信号を含むビデオ信
号VIを導く線、２はこのビデオ信号VIを色信号
Ｒ，Ｇ，Ｂに分離するデコーダ、３は色信号Ｒ，
Ｂ，Ｇをデイジタル信号形式に変換するアナロ
グ・デイジタル（Ａ／Ｄ）変換器、４はデイジタ
ル化された色信号R′，B′，G′をフレームを単位
として記憶するフレームメモリ、５はフレームメ
モリ４のデータＤをDMA（ダイレクトメモリア
クセス）で転送するためのインタフエイス、６は
計算機（CPU）、７は計算機６のプログラム及び
データを記憶する（主）メモリ、８は計算機６の
データを記憶するデイスクコントローラ、９は計
算機６のデータを記憶するデイスク、１０は計算
機６のデータの入出力装置、１１はインターフエ
イス５〜デイスク９を接続するダイレクトメモリ
アクセスバス、１２はインターフエイス５〜デイ
スク９を接続するPCCH（プログラムコントロー
ルチヤンネル）、１３はフレームメモリ４のデー
タＤをデイジタル・アナログ（Ｄ／Ａ）変換する
Ｄ／Ａ変換器、１４はDA変換器１３の出力のエ
ンコーダである。
ビデオ信号VIは、まずデコーダ２によりデコ
ードされ、赤、青、縁の色信号Ｒ，Ｇ，Ｂに分離
される。次に食信号RGBはＡ／Ｄ変換器３でデ
イジタルの色信号R′，B′，G′に変換され、フレ
ームメモリ４に入力され、その１画面（１フイー
ルド又は１フレーム）分が記憶される。フレーム
メモリ４のデータＤはインタフエイス５を径由し
て計算機６の管理のもとにメモリ７へDMA転送
される。メモリ７に転送されたデータはその後計
算機６により画像処理される。これにより処理さ
れた結果は、デイスクコントローラ８を径由して
デイスク９に送られ、記憶される。デイスク９に
記憶されたデータは、バス１１及びインターフエ
イスを径由してフレームメモリ４に転送され、次
いでＤ／Ａ変換器１３でアナログレベルの色信号
に変換され、更にエンコーダ１４でビデオ信号
VOにエンコードされて出力される。入出力装置
１０はデータの読み込み、出力の際AD変換器
３、フレームメモリ４及びＤ／Ａ変換器１３に転
送要求（指令）を出力し、かつこれらの状態を把
握する機能をもつ。
ードされ、赤、青、縁の色信号Ｒ，Ｇ，Ｂに分離
される。次に食信号RGBはＡ／Ｄ変換器３でデ
イジタルの色信号R′，B′，G′に変換され、フレ
ームメモリ４に入力され、その１画面（１フイー
ルド又は１フレーム）分が記憶される。フレーム
メモリ４のデータＤはインタフエイス５を径由し
て計算機６の管理のもとにメモリ７へDMA転送
される。メモリ７に転送されたデータはその後計
算機６により画像処理される。これにより処理さ
れた結果は、デイスクコントローラ８を径由して
デイスク９に送られ、記憶される。デイスク９に
記憶されたデータは、バス１１及びインターフエ
イスを径由してフレームメモリ４に転送され、次
いでＤ／Ａ変換器１３でアナログレベルの色信号
に変換され、更にエンコーダ１４でビデオ信号
VOにエンコードされて出力される。入出力装置
１０はデータの読み込み、出力の際AD変換器
３、フレームメモリ４及びＤ／Ａ変換器１３に転
送要求（指令）を出力し、かつこれらの状態を把
握する機能をもつ。
従来の装置は以上のように構成されているの
で、１枚の画像を計算機へ入力するのに要する時
間Ｔは、例えばNTSC信号の場合、表示画像の解
像度を縦480本、横512本、Ａ／Ｄ変換のビツト数
を８ビツト、DMAバスインターフエイスの転送
速度を64Kバイト／秒とすれば、 Ｔ＝480×512×８×３／65536×８＝11.2秒 となる。また表示を行う場合も入力と逆の動作で
あるから同様の時間を要する。したがつて、この
ような入出力処理を同時に行うと、20秒以上の処
理時間が必要であつた。また、計算機は、画像の
オンライン処理を行つている間はフレームメモリ
から共通のバスを介して直接Ｄ／Ａ変換器１３へ
画像データを出力するため、その間他の処理を実
行できない欠点があつた。
で、１枚の画像を計算機へ入力するのに要する時
間Ｔは、例えばNTSC信号の場合、表示画像の解
像度を縦480本、横512本、Ａ／Ｄ変換のビツト数
を８ビツト、DMAバスインターフエイスの転送
速度を64Kバイト／秒とすれば、 Ｔ＝480×512×８×３／65536×８＝11.2秒 となる。また表示を行う場合も入力と逆の動作で
あるから同様の時間を要する。したがつて、この
ような入出力処理を同時に行うと、20秒以上の処
理時間が必要であつた。また、計算機は、画像の
オンライン処理を行つている間はフレームメモリ
から共通のバスを介して直接Ｄ／Ａ変換器１３へ
画像データを出力するため、その間他の処理を実
行できない欠点があつた。
この発明は、上記のような従来のものの欠点を
除去し、かつ周辺装置間で直接画像信号データを
転送させるための専用のバスを備えることによ
り、ビデオ信号のリアルタイム処理と画像の計算
機への入力処理とが平行して実行できるようにし
た信号処理装置を提供することを目的としてい
る。
除去し、かつ周辺装置間で直接画像信号データを
転送させるための専用のバスを備えることによ
り、ビデオ信号のリアルタイム処理と画像の計算
機への入力処理とが平行して実行できるようにし
た信号処理装置を提供することを目的としてい
る。
以下この発明の一実施例を図を用いて説明す
る。第２図において、第１図と同一符号は同一部
分を示し、１５はバスコントローラであり、Ａ／
Ｄ変換されたビデオ信号VIのデータを入力し、
画像信号バスＢ以下、バスＢと略称する上へ送出
する。１６は１のビデオ信号に同期してバスＢ上
のデータの転送を制御するバスコントローラ、１
７はバスＢ上のデータをサイクリツクにDA変換
器１３へ転送するのを制御するバスコントロー
ラ、１８はバスＢのデータをバス１１上へ、また
はバス１１上のデータをバスＢへ転送するバスイ
ンタフエイスである。バスＢは、バスコントロー
ラ１５，１６，１７及びインターフエイス１８に
共通接続され、互に授受するデータ信号を転送す
る線と、ビデオ信号VIから検出した水平及び垂
直同期信号を転送する線と、これら同期信号に同
期し、データ信号をストローブするためのタイミ
ング信号を転送する線とを含む。この水平及び垂
直同期信号並びにタイミング信号はバスコントロ
ーラ１６からバスＢ上に送出される。
る。第２図において、第１図と同一符号は同一部
分を示し、１５はバスコントローラであり、Ａ／
Ｄ変換されたビデオ信号VIのデータを入力し、
画像信号バスＢ以下、バスＢと略称する上へ送出
する。１６は１のビデオ信号に同期してバスＢ上
のデータの転送を制御するバスコントローラ、１
７はバスＢ上のデータをサイクリツクにDA変換
器１３へ転送するのを制御するバスコントロー
ラ、１８はバスＢのデータをバス１１上へ、また
はバス１１上のデータをバスＢへ転送するバスイ
ンタフエイスである。バスＢは、バスコントロー
ラ１５，１６，１７及びインターフエイス１８に
共通接続され、互に授受するデータ信号を転送す
る線と、ビデオ信号VIから検出した水平及び垂
直同期信号を転送する線と、これら同期信号に同
期し、データ信号をストローブするためのタイミ
ング信号を転送する線とを含む。この水平及び垂
直同期信号並びにタイミング信号はバスコントロ
ーラ１６からバスＢ上に送出される。
動作において、ビデオ信号VIは、バスコント
ローラ１６の制御により、デコーダ２、Ａ／Ｄ変
換器３、バスコントローラ１５、バスＢ、バスコ
ントローラ１７、Ｄ／Ａ変換器１３及びエンコー
ダ１４を介して図示なしに画像表示装置に転送さ
れ、これに表示される。同様に、メモリ７及びデ
イスク９に登録されているデータも計算機６が使
用していないバス１１又は１２、バスインターフ
エイス１８並びにバスＢを介してバスコントロー
ラ１７に転送すること、及びバスコントローラ１
５のデータをバスＢ、バスインターフエイス１８
並びに計算機６が使用していないバス１１又は１
２を介してメモリ７及びデイスクコントローラ８
に転送することも行なわれる。計算機はこのよう
なデータ転送が行なわれていても、これと平行し
てバス１２又は１１を介してメモリ７やデイスク
コントローラ８との間でデータの授受を伴うデー
タ処理を実行することができる。このデータ処理
には多量の処理時間を必要とする動画表示のため
のバツクグラウンド処理も含まれる。
ローラ１６の制御により、デコーダ２、Ａ／Ｄ変
換器３、バスコントローラ１５、バスＢ、バスコ
ントローラ１７、Ｄ／Ａ変換器１３及びエンコー
ダ１４を介して図示なしに画像表示装置に転送さ
れ、これに表示される。同様に、メモリ７及びデ
イスク９に登録されているデータも計算機６が使
用していないバス１１又は１２、バスインターフ
エイス１８並びにバスＢを介してバスコントロー
ラ１７に転送すること、及びバスコントローラ１
５のデータをバスＢ、バスインターフエイス１８
並びに計算機６が使用していないバス１１又は１
２を介してメモリ７及びデイスクコントローラ８
に転送することも行なわれる。計算機はこのよう
なデータ転送が行なわれていても、これと平行し
てバス１２又は１１を介してメモリ７やデイスク
コントローラ８との間でデータの授受を伴うデー
タ処理を実行することができる。このデータ処理
には多量の処理時間を必要とする動画表示のため
のバツクグラウンド処理も含まれる。
なお、上記実施例では画像信号はカラービデオ
信号で説明したが白黒ビデオ信号など、サイクリ
ツクに画像を表示するための信号であつてもよ
い。また、第２図中、バスコントローラ１６及び
計算機６以外の装置は複数個接続して利用するこ
とも可能である。
信号で説明したが白黒ビデオ信号など、サイクリ
ツクに画像を表示するための信号であつてもよ
い。また、第２図中、バスコントローラ１６及び
計算機６以外の装置は複数個接続して利用するこ
とも可能である。
以上のようにこの発明によれば、画像信号に同
期した画像信号のバスとそのコントローラとを信
号処理装置内に設けたので、計算機の処理を中断
させることなくリアルタイムで画像信号データの
登録、検索表示などの処理ができる効果がある。
期した画像信号のバスとそのコントローラとを信
号処理装置内に設けたので、計算機の処理を中断
させることなくリアルタイムで画像信号データの
登録、検索表示などの処理ができる効果がある。
第１図は従来の信号処理装置のブロツク図、第
２図は本発明の一実施例による信号処理装置のブ
ロツク図である。 ２……デコーダ、３……Ａ／Ｄ変換器、４……
フレーム、６……計算機、７……メモリ、８……
デイスクコントローラ、９……デイスク、１０…
…入出力装置、１１，１２，Ｂ……バス、１３…
…Ｄ／Ａ変換器、１４……エンコーダ、１５，１
６，１７……バスコントローラ、１８……バスイ
ンターフエイス。なお、図中、同一符号は同一部
分を示す。
２図は本発明の一実施例による信号処理装置のブ
ロツク図である。 ２……デコーダ、３……Ａ／Ｄ変換器、４……
フレーム、６……計算機、７……メモリ、８……
デイスクコントローラ、９……デイスク、１０…
…入出力装置、１１，１２，Ｂ……バス、１３…
…Ｄ／Ａ変換器、１４……エンコーダ、１５，１
６，１７……バスコントローラ、１８……バスイ
ンターフエイス。なお、図中、同一符号は同一部
分を示す。
Claims (1)
- １ 計算機により制御されるプログラムコントロ
ールチヤンネルバスと、前記計算機に接続され高
速データ転送を行うダイレクトメモリアクセスバ
スと、第１バスコントローラにより制御され画像
信号の同期信号と同期してデータを転送する画像
信号バスと、Ａ／Ｄ変換された画像信号のデータ
を前記画像信号バスに送出する第２バスコントロ
ーラと、前記画像信号バス上のデータをサイクリ
ツクにＤ／Ａ変換器に転送する第３バスコントロ
ーラと、前記プログラムコントロールチヤンネル
バスまたは前記ダイレクトメモリアクセスバスと
前記画像信号バスとの間で相互にデータ転送を行
うバスインターフエイスとを備えた信号処理装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58251834A JPS60136828A (ja) | 1983-12-26 | 1983-12-26 | 信号処理装置 |
| AU34247/84A AU561154B2 (en) | 1983-12-26 | 1984-10-15 | Digital colour signal real - time processor |
| GB08426097A GB2152249B (en) | 1983-12-26 | 1984-10-16 | Video signal processor |
| CA000465783A CA1218751A (en) | 1983-12-26 | 1984-10-18 | Processor for video signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58251834A JPS60136828A (ja) | 1983-12-26 | 1983-12-26 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60136828A JPS60136828A (ja) | 1985-07-20 |
| JPH0210975B2 true JPH0210975B2 (ja) | 1990-03-12 |
Family
ID=17228616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58251834A Granted JPS60136828A (ja) | 1983-12-26 | 1983-12-26 | 信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS60136828A (ja) |
| AU (1) | AU561154B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62133580A (ja) * | 1985-12-05 | 1987-06-16 | Kazuto Sato | ランダムアクセスデ−タ転送方法 |
| JPH07105914B2 (ja) * | 1990-05-23 | 1995-11-13 | 三菱電機株式会社 | 画像出力制御装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394836A (en) * | 1977-01-31 | 1978-08-19 | Fujitsu Ltd | Data process system |
| JPS5440040A (en) * | 1977-09-06 | 1979-03-28 | Toshiba Corp | Common bus control system |
| JPS564826A (en) * | 1979-06-25 | 1981-01-19 | Matsushita Electric Ind Co Ltd | Electronic computer |
-
1983
- 1983-12-26 JP JP58251834A patent/JPS60136828A/ja active Granted
-
1984
- 1984-10-15 AU AU34247/84A patent/AU561154B2/en not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394836A (en) * | 1977-01-31 | 1978-08-19 | Fujitsu Ltd | Data process system |
| JPS5440040A (en) * | 1977-09-06 | 1979-03-28 | Toshiba Corp | Common bus control system |
| JPS564826A (en) * | 1979-06-25 | 1981-01-19 | Matsushita Electric Ind Co Ltd | Electronic computer |
Also Published As
| Publication number | Publication date |
|---|---|
| AU3424784A (en) | 1985-07-04 |
| JPS60136828A (ja) | 1985-07-20 |
| AU561154B2 (en) | 1987-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0366871B1 (en) | Apparatus for processing video signal | |
| JPH0210975B2 (ja) | ||
| JPH03192392A (ja) | 映像信号出力装置 | |
| US4903227A (en) | Processor for digitized video having common bus for real time transfer of input and output video data | |
| JPS60138634A (ja) | 信号処理装置 | |
| GB2152249A (en) | Video signal processor | |
| KR0152292B1 (ko) | 화상처리시스템 | |
| JPS62239672A (ja) | 表示方法 | |
| JP2985194B2 (ja) | 画像処理装置 | |
| JPS60156177A (ja) | 画像処理装置 | |
| JPH0659105B2 (ja) | ビデオ製版装置における色修正方法 | |
| JPH04284577A (ja) | Ｖｒａｍ制御方式 | |
| JPH02110647A (ja) | 画像転送方法および装置 | |
| JPS61292193A (ja) | 表示装置 | |
| JPH07123333A (ja) | カーソル表示方法 | |
| JPS6033790A (ja) | 画像メモリ装置 | |
| JPH01188927A (ja) | デイスプレイ装置 | |
| JPH0119790B2 (ja) | ||
| JPH02127879A (ja) | 映像信号処理装置 | |
| JPS63110891A (ja) | 部分モザイク画像作成方法 | |
| JPS61252783A (ja) | 画像伝送装置 | |
| JPH10111927A (ja) | 画像処理装置 | |
| JPH03144777A (ja) | 音声画像処理装置 | |
| JPS6235970A (ja) | グラフイツクデイスプレイ装置 | |
| JPS61280174A (ja) | 映像信号用デジタルプロセス回路 |