JPH02106992A - 薄膜抵抗回路基板及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、耐熱性が高く、高品質で安価に製作できる薄
膜抵抗回路基板及びその製造方法に関する。

〔従来の技術〕

従来、ハイブリット集積回路基板等に用いられる薄膜抵
抗回路基板Ａは第３図及び第４図ｆａ）に示すように、
セラミック基板１上に薄膜抵抗金属層２、ニクロム、チ
タン等の接着用金属層３、導電層としての金層４等が順
次積層された構造となっている。これら積層体の積層方
法はスパッタリング或いは蒸着法が用いられ、金層４は
膜厚を稼ぐためさらに電解メッキ等が用いられる。薄膜
抵抗金属層２と接着用金属層３は０．０５μｍ程度、ま
た、金層４は４〜５μｍ程度の厚さに各々積層される。

なお、金層４を厚く形成する理由は、薄膜抵抗金属層２
の熱処理に耐えるようにするためである。

そして該基板Ａに線路パターンを形成するには第４図（
ｂｌ〜（ｄ）に示すように、まず、金層４上にパターン
レジスト５を形成しく第４図（ｂ））、不要部つまりレ
ジストされていない部分の金層４及び接着用金属層３を
エツチング除去しく第４図（Ｃ））、その後パターンレ
ジスト５を除去する（第４図（ｄ））。

このようにして形成された回路パターンの途中に抵抗成
分を接続する場合は、パターンレジスト５゜を形成しく
第４図（ｅ））、不要薄膜抵抗金属層２をエツチング除
去した（第４図（ｆ））後、パターンレジスト５°を除
去して（第４図（ａ）、薄膜抵抗金属Ｍ２のみとする。

また、薄膜抵抗金属層２までも除去された部分は、その
除去部の両端間に別の電子部品例えばコンデンサ等を搭
載でき、この場合の接続は金層４が合金化されない低温
度半田で固定される。

（発明が解決しようとする課題〕 ところが、上記基板Ａ及び該基板Ａの線路パターン形成
では次のような問題があった。

■　接着用金属層３の上に金層４の下地層をスパッタリ
ング或いは蒸着法で積層する際、高価な合材が積層部以
外の周辺にも飛散し無駄がでる。

■　線路パターン形成においてエツチングをする際、多
量の金層４をエツチングする必要があり、前項■と同様
に合材の無駄がでる。

■　部品実装時、ニクロム（クロム）−金構造では、接
着材料としての半田に温度制限があり、高融点半田が使
用できず、その接着固定の信頼性が低い。

■　線路パターン形成でエツチングをする際、厚い金層
をエツチングするため、寸法精度が低い。

本発明はこのような事情に鑑みてなされたもので、上記
■〜■の問題を解消することである。

〔課題を解決するための手段〕

このために第１の発明の薄膜抵抗回路基板は、導電層を
、銅層と高融点貴金属層と金層とを順次積層して構成し
た。

また、第２の発明の薄膜抵抗回路基板の製造方法は、薄
膜抵抗層に下地銅層を積層し、該下地銅層面にパターン
レジストを附設した後、電解メッキによって銅層と高融
点貴金属層と金層とを順次積層形成し、その後上記パタ
ーンレジストを除去し、パターンレジストの位置した部
分における上記下地銅層を除去し、その後、接続抵抗部
分以外をエツチング除去するようにした。

〔実施例〕

以下、本発明の一実施例の薄膜抵抗回路基板Ｂについて
説明する。第１図は線路パターンが形成された基板Ｂの
斜視説明図、第２図（ａｌ〜（ｇｌはその製造工程を示
す説明図である。なお、従来の基板Ａと共通する構成部
には同じ符号を用いた。

第１図において、基板Ｂはセラミック基板１上にタンタ
ル等の薄膜抵抗金属層２、ニクロム、チタン等の接着用
金属Ｎ３、銅Ｎ５、ロジュウムや白金等の高融点貴金属
層６及び金層７が順次積層された構造となっている。高
融点貴金属層６及び金層７は１μｍの程度の薄膜に形成
し、薄膜抵抗金属層２の厚さは従来の基板Ａの場合と変
わりない。

さて、該基板Ｂを製造するには、まず、セラミック基板
１上に、薄膜抵抗金属層２を従来方法（スパッタリング
或いは蒸着法）で積層した後、該薄膜抵抗金属層２上に
０．０５μｍ程度の接着用金属層３と０．４μｍの程度
の厚さの下地鋼層５１を連続スパッタリング或いは蒸着
法で形成して（第２図（ａ））、下地層を形成する。

次に下地銅Ｎ５１上にパターンレジスト８を形成しく第
２図（ｂ））、電解メッキによりレジスト８からの露出
部のみに、銅層５、高融点貴金属Ｎ６及び薄膜の金層７
を順次積層する（第２図（ｂ））。

この場合、電解メッキは金属材を飛散することがないの
で金属材は必要部のみに無駄なく積層される。なお、銅
層５は機能的には従来の金層４の主要部に代えられるも
のである。

次に、パターンレジスト８を除去して（第２図（Ｃ））
エツチングを行う。このエツチングでは、金層７をレジ
ストとして働かせて、不要下地層つまり金Ｎ７でレジス
トされていない部分をエツチングしく第２図（ｄ））、
さらにパターンレジスト９を形成しく第２図（ｅ））、
接続抵抗部分以外をエッチングした（第２図（ｆ））後
、パターンレジスト９を除去する。このときのエツチン
グは下地層（薄膜抵抗金属層２、接着用金属層３、下地
銅層５１）の薄い層に対し行われるため精度が高く、し
かも金層が除去されるようなことはないので、この工程
でも合材の無駄がでない。

このように形成した薄膜パターン回路基板Ｂは高融点貴
金属層６が積層されているため薄膜抵抗金属層２の熱処
理の耐熱性が高くなり、また高温度の半田付けによる部
品の実装が可能となる。

〔発明の効果〕

以上から第１の発明によれば、薄膜抵抗回路基板の耐熱
性が向上し、実装する部品の固定が確実になり製品の高
品質化が可能となる。また、第２の発明によれば、エツ
チングの精度の向上化による線路パターンの精密形成と
高価な合材の無駄な使用の低減化による低コスト化とが
図れる。

【図面の簡単な説明】

第１図は本発明の一実施例の薄膜抵抗回路基板の斜視説
明図、第２図ｆａ）〜（ｇｌはその製造方法を示す工程
図、第３図は従来の薄膜抵抗回路基板の斜視説明図、第
４図（ａ）〜（ｇ）はその製造方法を示す工程図である
。 Ｂ・・・薄膜抵抗回路基板、１・・・セラミック基板、
２・・・薄膜抵抗金属層、３・・・接着用金属層、５・
・・銅層、５１・・・下地銅層、６・・・高融点貴金属
層、７・・・金層、８．９・・・パターンレジスト。

Claims (2)

【特許請求の範囲】
1. （１）．セラミック基板に薄膜抵抗層と導電層とを順次
   積層形成し、該導電層除去で上記薄膜抵抗層を機能させ
   るようにした薄膜抵抗回路基板において、 上記導電層を、銅層と高融点貴金属層と金層とを順次積
   層して構成したことを特徴とする薄膜抵抗回路基板。
2. （２）．セラミック基板に薄膜抵抗層と導電層とを順次
   積層形成する薄膜抵抗回路基板の製造方法において、 上記薄膜抵抗層に下地銅層を積層し、該下地銅層面にパ
   ターンレジストを附設した後、電解メッキによって銅層
   と高融点貴金属層と金層とを順次積層形成し、その後上
   記パターンレジストを除去し、パターンレジストの位置
   した部分における上記下地銅層を除去し、その後上記薄
   膜抵抗層の抵抗部分以外をエッチング除去するようにし
   た薄膜抵抗回路基板の製造方法。