JPS61102095A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPS61102095A
JPS61102095A JP59224978A JP22497884A JPS61102095A JP S61102095 A JPS61102095 A JP S61102095A JP 59224978 A JP59224978 A JP 59224978A JP 22497884 A JP22497884 A JP 22497884A JP S61102095 A JPS61102095 A JP S61102095A
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
electrode
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59224978A
Other languages
English (en)
Inventor
金原 広治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59224978A priority Critical patent/JPS61102095A/ja
Publication of JPS61102095A publication Critical patent/JPS61102095A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子装置などに用いられる多層配線基板に関す
るもので、特に試作時および設計変更時に使用される設
計変更電極を有する多層配線基板に関するものである。
従来の技術 従来、この種の多層配線基板の表面に形成される設計変
更tmは、第2図に示すように、導体配の接続部21と
からなり、第5図に示すように、多層配線基板52の内
層導電層53からグイアホール配線を介して接続する表
面電極パターンの上に、一方の接続部を配置して形成さ
れている。設計変更電極51の他方の接続部は、多層配
線基板52上に搭載された電子部品チップ54の端子と
ワイヤ55で接続されている。すなわち、内層導電層5
3からグイアホール配線9表面電極パターン、設計変更
電極51を経てワイヤ55で電子部品チップ54の端子
に至る接続が得られる。したがって、この多層配線基板
上の配線接続の変更又は電子部品の取り換えなどの設計
変更時には、この設計変更電極の切断部22を切り離し
て内層導電層と電子部品チップとの接続を切断し、あ゛
らたにこの接続部21に設計変更用のワイヤをボンディ
ングで接続することが可能になっている。そして、この
設計変更電極の切断部22と接続部21とは多層配線基
板の表面絶縁層上に同一工程で形成されているため、構
造上の差異はなく特に厚みは全く同一であった。(例え
ば、A、J、 Blodge−tt、& D、 R,B
arbour 、 [Thermal Conduct
ionModule : A High−Perfor
mance MultilayerCeramic P
ackage J IBM J、 Re5earch 
&Development Vol 26 、 P2O
〜36 + 1982 )しかし、本来、接続部と切断
部とは、その目的機能が異なっている。すなわち、接続
部は設計変更用の布線やI(1−ドが接続される部分で
あり、半田付けや熱圧着、超音波圧着などに対してすぐ
れた特性を有する必要がある。一方切断部は通常は高信
頼度な導体であるとともに、必要時には容易に切断でき
るものでなければならない。このように異なる機能を有
する接続部と切断部とを同一の構造で形成しているので
、それぞれの必要とする特性を十分に得ることができな
いという問題点があった。
発明が解決しようとする問題点 本発明の目的は、上記の設計変更電極の接続部と切断部
とが同一構造のため、それぞれの機能。
特性を十分にもつことができないという問題点を解決す
る多層配線基板を提供することにある。
問題点を解決するための手段 本発明は上述の問題点を解決するために、多層配線基板
の表面絶縁層の上に、接続部と切断部とを有する設計変
更電極が設けられ、かつ切断部が多層配線基板の表面絶
縁層より浮いた形に形成された構成を採用するものであ
る。
作用 本発゛明は上述のように構成したので、多層配線基板の
表面絶縁層上に設けられた接続部と切断部とからなる設
計変更電極の接続部は表面絶縁層に密着して良好な接続
機能が得られるとともに、切断部は表面絶縁層から浮い
た形で形成されているため、切断機能が確実かつ容易に
できる。
実施例 次に本発明の実施例について図面を参照して説明する。
本発明の実施例を示す第1図を参照すると、本発明の多
層配線基板上に形成された設計変更電極は2つの接続部
11と、これをつなぐ切断部12とからなシ、その寸法
の一例は0.2 m X 0.5 rm程度のごく小さ
なものである。この電極材料は一般に金メッキが用いら
れるが、ワイヤを接続する方法(半田付け、熱圧着、超
音波接続など)および製造工程のエツチングにおける耐
薬品性によって種々のものを選ぶことができる。以下金
メッキの場合について述べる。
まず接続部11は多層配線板の上面の絶縁層上にクロム
およびパラジウムの2層薄膜を形成し、その上に金メッ
キが行われる。この場合、クロムの厚さは500A〜1
00OA 、パラジウムの厚さは300A〜300OA
程度とし、金メッキの厚さd10μm程度である。切断
部12の金の厚さは5μm1幅は50μm樺度であり、
絶縁層より浮いて形成されている。したがつて設計変更
時に超硬合金等で作られた針で行う切断が容易かつ確実
に行われる。
次に本実施例の設計変更電極の製造方法の第1の例を、
行程図で示す第3図を参照して説明する。
(1)基板37の絶縁層上にクロムと、その上にパラジ
ウムの2層薄膜導体をスパッタリングで形成する。更に
この薄膜導体層上に7オトレジスト31を塗布し%露光
、現像の工程を経て接続部のパターンを形成して、接続
部の第1の金メッキ32を行う(第3図a)。
(2)次に切断部の絶縁層から浮かすためのレジストパ
ターン31を上記の接続部と同様な工程で形成し、銅メ
ッキ33を行う(第3図b)。
(3)接続部と切断部を除いた部分にレジストパターン
31を形成し、第2の金メッキ34を行う(第3図C)
(4)  レジストを剥離し、エツチングを行い、銅メ
ッキ33およびパターン以外の薄膜専体層を除去する。
これで接続部金メッキ36と絶縁層より浮いた構造の切
断部金層35をもつ設計変更電極が形成される(第3図
d)。
次に本実施例の設計変更電極の製造方法の他の例を第4
図を参照して説明する。
(1)  第1の例と同様に2層薄膜導体を形成し、フ
ォトレジスト41を5μmの厚さに塗布し露光。
現像の工程を経て接続部のパターンを形成し、金メッキ
42を7オトレジストと同じ厚さまで行う(第4図a)
(2)金の薄膜導体層46をレジスト41および金メツ
キ42上に蒸着により形成する(第4図b)。
(3)フォトレジスト41を塗布し、露光、現像の工程
を経て、接続部および切断部のパターンを形成して金メ
ッキ44を行う(第4図C)。
(4)  フォトレジストを剥離し、絶縁層上の不要な
2層薄膜導体をエツチングにより除去する(第4図d)
。 。
これにより第1の例と同様に切断部45が絶縁層より浮
いた設計変更電極が形成される。
なお以上の説明では、電極の材料として金を用いて説明
したが、その他の金属材料のパラジウム。
第4図の場合には銅などを用いることも可能である。こ
の場合エツチング液を適当に選び、これらの金属をとか
さないようにする必要がある。又薄膜層の材料としてク
ロムを用いたが、絶縁層になじみ易い材料として、クロ
ム以外にチタン、タングステン、ニクロム、アルミニウ
ム、り/タル等の金属も用いられる。
第5図は本発明の多層配線基板に電子部品チップを搭載
した状態の一例を示1ものである。
図から明らかなように、設計変更電極51の中央部にあ
る切断部が絶縁層から浮いて形成されているため、設計
変更時にこの切断部全切断し、谷接続部にあらたな配線
を行うことが容易になる。
発明の詳細 な説明したように、本発明によれば設計変更電極の切断
部を多層配線基板より浮かして形成することにより、接
続部は絶縁層への密着がよく、切断部は切断が容易な設
計変更電極が形成される効果がある。
【図面の簡単な説明】
第1図は不発明の実施例の設計変更電極を示す図であり
、第2図は従来技術の一例を示す図であり、第3図、第
4図は本発明の実施例の2つの製造方法の例の工程図、
第5図は本発明の多層配線基板に電子部品を搭載した状
態の一例を示す図である。 11.21・・・・・・接続部、12.22・・・・・
・切断部、31・・・・・・フォトレジスト、32,3
4・・・・・・金メッキ、33・・・・・・銅メッキ、
35・・・・・・切断部金層、36・・・・・・接合部
金メッキ、37・・・・・・多層配線基板、41・・・
・・・フォトレジスト、42.44・・・・・・金メッ
キ。 43・・・・・・多層配線基板、45・・・・・・切断
部金層、46・・・・・・金の薄膜、47・・・・・・
接続部金メッキ、51.・・・ 。 ・・・設計変更電極、52・・・・・・多層配線基板、
53・・・・・・内層導電層、54・・・・・・電子部
品チップ、55・・・・・・ボンディングワイヤ。 第 2 図 第 3 図 $ 4− 凹

Claims (1)

    【特許請求の範囲】
  1. 多層配線基板の表面絶縁層上に形成された設計変更電極
    が、接続部と切断部とよりなり、前記切断部が前記表面
    絶縁層より浮いた形で形成されていることを特徴とする
    多層配線基板。
JP59224978A 1984-10-25 1984-10-25 多層配線基板 Pending JPS61102095A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59224978A JPS61102095A (ja) 1984-10-25 1984-10-25 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59224978A JPS61102095A (ja) 1984-10-25 1984-10-25 多層配線基板

Publications (1)

Publication Number Publication Date
JPS61102095A true JPS61102095A (ja) 1986-05-20

Family

ID=16822179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59224978A Pending JPS61102095A (ja) 1984-10-25 1984-10-25 多層配線基板

Country Status (1)

Country Link
JP (1) JPS61102095A (ja)

Similar Documents

Publication Publication Date Title
US4710592A (en) Multilayer wiring substrate with engineering change pads
JPS6231819B2 (ja)
US5517162A (en) Dielectric resonator including a plurality of solder bumps and method of mounting dielectric resonator
JP2762672B2 (ja) 半田接続用パッドとその形成方法
JPS61102095A (ja) 多層配線基板
JP3086081B2 (ja) 配線基板とその製造方法
JPH08181423A (ja) はんだバンプ実装用端子電極構造
JPS6126282A (ja) 多層配線基板
JP2002050715A (ja) 半導体パッケージの製造方法
US3554876A (en) Process for etching and electro plating a printed circuit
JP4193479B2 (ja) 素子実装基板の製造方法
JPH0245996A (ja) 混成集積回路の製造方法
JP3723350B2 (ja) 配線基板およびその製造方法
JPH03268385A (ja) はんだバンプとその製造方法
JPS5811113B2 (ja) 電子回路装置
JPH04242939A (ja) 半導体装置の実装構造およびその製造方法
JP2654655B2 (ja) 抵抗器の製造方法
KR810000725B1 (ko) 박막 혼성집적회로(薄膜混成集積回路)의 제조방법
JP3622160B2 (ja) セラミック基板およびその製造方法
JPH04102385A (ja) 膜状抵抗体を備えた電気基板
JP3127437B2 (ja) 角形チップ状電子部品
JPH0693538B2 (ja) セラミック配線回路板およびその製造方法
JPS592329A (ja) 半導体集積回路基板の製造方法
JPS6196754A (ja) ピン付き基板
JPS63148696A (ja) 電子回路基板