KR810000725B1 - 박막 혼성집적회로(薄膜混成集積回路)의 제조방법 - Google Patents
박막 혼성집적회로(薄膜混成集積回路)의 제조방법 Download PDFInfo
- Publication number
- KR810000725B1 KR810000725B1 KR7401523A KR740001523A KR810000725B1 KR 810000725 B1 KR810000725 B1 KR 810000725B1 KR 7401523 A KR7401523 A KR 7401523A KR 740001523 A KR740001523 A KR 740001523A KR 810000725 B1 KR810000725 B1 KR 810000725B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- plating
- manufacturing
- lead wire
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000010409 thin film Substances 0.000 title claims description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims description 11
- 239000011651 chromium Substances 0.000 claims description 9
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 229910000599 Cr alloy Inorganic materials 0.000 claims description 3
- 239000000788 chromium alloy Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 abstract description 14
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 230000001681 protective effect Effects 0.000 abstract description 6
- 239000010931 gold Substances 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000000956 alloy Substances 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
내용 없음.
Description
제1도, 제2a도, 제3도는 종래의 박막혼성집적 회로소자.
제2a도는 A-A1.
제2b도는 제2a도의 평면도.
제4도, 제5도, 제6도는 본 발명에 의한 박막혼성집적회로 소자의 단측면도이다.
본 발명은 리이드선(lead wire)의 납땜을 확실하게 하는 박막혼성집적회로의 제조방법에 관한 것으로 그의 목적은 불필요한 곳에 납땜의 흐름이 전혀 없이 또한 저항보호막의 도체층에 밀착이 아주 좋은 박막혼성집적회로의 제조방법을 제공하는데 있다.
트랜지스터(transistor) 및 박막저항등으로 이루어지는 종래의 박막혼성집적회로의 제조방법에 대하여 설명하면 먼저 제1도와 같이 유리, 세라믹스(ceramics) 등의 박막기판(薄膜基板)(1)에, 예를 들어 니크롬(nichrome)을 30 내지 2,000Å의 두께를 증착 혹은 스파터링(sputtering)법 등으로 피착(被착)하여 저항체층(2)를 형성하고 이어서 Au, Cu 등을 0.1 내지 1μ의 두께로 증착 혹은 스파터링법 등으로 피착하여 도체층(3)을 형성한다. 다음에 제2a, 2b도와 같이 이미 알고 있는 도금법(鍍金法)으로 Au 등을 선택적(選擇的)으로 도금하여 0.1 내지 10μ의 도금층(4)을 형성하고 공지의 에칭(etching)법으로 도체층(3)저항체층(2)을 연속으로 에칭하여 희망하는 형(型, pattern)(5)을 형성한다. 다시 도체층(3)만을 에칭하여 저항체부분(6)을 형성하고 다음에 제3도와 같이 그 저항체부분(6)의 위에 보호막(7)을 증착 혹은 스파터링법 등으로 형성한다. 다음에 트랜지스터 칩(chip)(8)을 도금층(4) 위에 본딩(bonding)을 하고 이어서 리이드선(9)를 납땜하는 것이었다.
그런데 위에 쓴 바와 같은 종래의 제조방법에서는 리이드선(9)를 납땜할 때 땜납 속으로 도체층(3)이 흡수되어 제3도에 표시한 바와 같이 도체층(3)에 구(溝)(22)가 생겨 접속불량이 되며 저항치의 증대를 일으키거나 단선에 이르는 등의 결점이 있었다.
본 발명은 위에 쓴 바와 같은 결점에 비추어 이루어진 것으로서 제3도의 도체층 (3)의 표면 전체에 예를 들어 금속 크롬(chrome, Cr)을 피착(被착)하여 금속 크롬층을 형성해 둠으로써 앞에 쓴 종래의 제조방법에 있었던 결점을 해소한 것이다. 이하 본 발명의 한 실시예를 제4도 내지 제6도에 의거 설명하면 제4도와 같이 박막용기체(11)의 표면에 저항체층(12), 도체층(13), 금속 크롬층 또는 크롬합금층(14)을 증착이나 스파터링법 등으로 이어서 그의 순서대로 피착한다.
다음에 제5도와 같이 도금 레지스트(15)를 사용하여 도금하고자 하는 곳의 크롬층(14)을 제거하고 이어서 그곳에 금등으로 도금하여 도금층(16)을 형성한 다음 앞에 쓴 도금 레지스트(15)를 제거한다. 다음에 제6도와 같이 공지의 에칭법으로 크롬층(14), 도체층(13), 저항체층(12)를 연속으로 에칭하여 원하는 형(pattern)을 형성하고 다시 크롬층(14)과 도체층(13)의 일부를 제거하여 저항체부분(17)을 노출시키고 이어서 그 위에 일산화규소(一酸化硅素)와 같은 보호막(18)을 증착이나 스파터링 방법으로 피착성형한다. 다음에 트랜지스터 칩(chip)을 도금층(16)의 위에 본딩(bon ding)하고 또 리이드선(20)을 다른 곳의 도금층(16)에 납땜을 함으로써 바라는 박막혼성집적회로를 얻을 수가 있다. 즉 본 발명에 의하면 앞에 쓴 종래의 예에서 리이드선(9)을 납땜할 때에 생기는 도체층(3)의 흡수현상은 금속크롬 또는 크롬합금의 층(14)이 있음으로써 땜납(21)이 도금층(16)에만 흐르지 않으므로 완전히 없어지고 리이드선 (20)의 납땜을 확실하게 할 수 있는 뚜렷한 효과를 나타내며 더우기 금속크롬 또는 크롬합금층(14)과 일산화규소와 같은 보호막(18)과의 밀착성도 좋기 때문에 보호막( 18)이 벗겨질 염려도 없는 효과도 연달아 있다.
Claims (1)
- 박막용기체(11)의 표면에 저항층(12), 도체층(13) 및 금속크롬층 또는 크롬합금층(14)을 연속해서 그 순서대로 적층(積層)하고 다음에 땜납으로 외부접속에 필요한 도체층(13)의 필요한 개소(必要個所)만을 노출시키기 위하여 상기 금속크롬층 또는 크롬합금층(14)을 선택적(選擇的)으로 제거하는 것을 특징으로 하는 박막혼성집적회로(薄膜混成集積回路)의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR7401523A KR810000725B1 (ko) | 1974-02-16 | 1974-02-16 | 박막 혼성집적회로(薄膜混成集積回路)의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR7401523A KR810000725B1 (ko) | 1974-02-16 | 1974-02-16 | 박막 혼성집적회로(薄膜混成集積回路)의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR810000725B1 true KR810000725B1 (ko) | 1981-06-25 |
Family
ID=19199732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR7401523A KR810000725B1 (ko) | 1974-02-16 | 1974-02-16 | 박막 혼성집적회로(薄膜混成集積回路)의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR810000725B1 (ko) |
-
1974
- 1974-02-16 KR KR7401523A patent/KR810000725B1/ko active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| US5358826A (en) | Method of fabricating metallized chip carries from wafer-shaped substrates | |
| GB1265375A (ko) | ||
| JPH0213949B2 (ko) | ||
| US3567506A (en) | Method for providing a planar transistor with heat-dissipating top base and emitter contacts | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| US3607379A (en) | Microelectronic interconnection substrate | |
| US3359467A (en) | Resistors for integrated circuits | |
| JPS5773952A (en) | Chip for face down bonding and production thereof | |
| KR810000725B1 (ko) | 박막 혼성집적회로(薄膜混成集積回路)의 제조방법 | |
| US3442012A (en) | Method of forming a flip-chip integrated circuit | |
| US3449828A (en) | Method for producing circuit module | |
| KR100431307B1 (ko) | 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법 | |
| GB1472838A (en) | Wired substrates for multi-chip circuits | |
| JP3086081B2 (ja) | 配線基板とその製造方法 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPS6341238B2 (ko) | ||
| JPH0363813B2 (ko) | ||
| US3554876A (en) | Process for etching and electro plating a printed circuit | |
| JPS5811113B2 (ja) | 電子回路装置 | |
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| JPS61148859A (ja) | 混成集積回路装置およびその製造方法 | |
| JPS57141934A (en) | Semiconductor device | |
| US5306669A (en) | Integrated circuit device and method for manufacturing the same | |
| JPH05109659A (ja) | 半導体装置の製造方法 |