JPH02105573A - 電荷転送固体撮像素子 - Google Patents
電荷転送固体撮像素子Info
- Publication number
- JPH02105573A JPH02105573A JP63258426A JP25842688A JPH02105573A JP H02105573 A JPH02105573 A JP H02105573A JP 63258426 A JP63258426 A JP 63258426A JP 25842688 A JP25842688 A JP 25842688A JP H02105573 A JPH02105573 A JP H02105573A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- vertical shift
- photoelectric conversion
- channel stopper
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000007787 solid Substances 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000002955 isolation Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電荷転送固体撮像素子に関し、特に単位画素構
造に関する。
造に関する。
従来、電荷転送固体撮像素子においては、信号電荷の転
送が完全に行なわれるようにレイアウト設計されている
。たとえばＣＣＤ垂直シフトレジスタ（以後ＶＣＣＤと
する）において、転送ゲート電極が２層構造になってい
る場合は、上層と下層のゲート電極を互に重なり合せて
ギャップを生じさせないことのみならず、垂直方向に隣
接するフォトダイオードとフォトダイオードの分離領域
のチャネルストッパ（以後フォトダイオード分離のチャ
ルストツバとする）上でＶＣＣＤとＶＣＣＤ間の同層の
ゲート電極間を繋ぎ、転送効率の低下を防いできた。し
かし近年パターンの微細化の進行するなかにあっても、
ゲート電極形成時の露光、エツチング、酸化等によるゲ
ート電極自身のはそり等が生じても転送効率不良による
歩留りの低下がないようにフォトダイオード分離のチャ
ネルストッパ上の上下２層のゲート電極の連結部分は断
線を生じない程度の幅として１．０〜３．５μｍを持つ
必要があった。すなわち第３図のパターンレイアウト図
およびそのＹ−Ｙ’線相当部で切断した半導体チップの
断面図（第４図）で示すように、ＶＣＣＤ２０２の上層
ゲート電極２０６及び下層ゲート電極２０５は、それぞ
れフォトダイオード分離のチャネルストッパ２０４で、
水平方向に隣接する他のＶＣＣＤの上層ゲート電極及び
下層ゲート電極と連結されている。
送が完全に行なわれるようにレイアウト設計されている
。たとえばＣＣＤ垂直シフトレジスタ（以後ＶＣＣＤと
する）において、転送ゲート電極が２層構造になってい
る場合は、上層と下層のゲート電極を互に重なり合せて
ギャップを生じさせないことのみならず、垂直方向に隣
接するフォトダイオードとフォトダイオードの分離領域
のチャネルストッパ（以後フォトダイオード分離のチャ
ルストツバとする）上でＶＣＣＤとＶＣＣＤ間の同層の
ゲート電極間を繋ぎ、転送効率の低下を防いできた。し
かし近年パターンの微細化の進行するなかにあっても、
ゲート電極形成時の露光、エツチング、酸化等によるゲ
ート電極自身のはそり等が生じても転送効率不良による
歩留りの低下がないようにフォトダイオード分離のチャ
ネルストッパ上の上下２層のゲート電極の連結部分は断
線を生じない程度の幅として１．０〜３．５μｍを持つ
必要があった。すなわち第３図のパターンレイアウト図
およびそのＹ−Ｙ’線相当部で切断した半導体チップの
断面図（第４図）で示すように、ＶＣＣＤ２０２の上層
ゲート電極２０６及び下層ゲート電極２０５は、それぞ
れフォトダイオード分離のチャネルストッパ２０４で、
水平方向に隣接する他のＶＣＣＤの上層ゲート電極及び
下層ゲート電極と連結されている。
上述した従来の電荷転送固体撮像素子の単位画素におい
て、上層ゲート電極と下層ゲート電極は転送効率を劣化
させないために第３図に示すようにＶＣＣＤ２０２上と
、フォトダイオード分離のチャネルストッパ上でオーバ
ーラツプしている。
て、上層ゲート電極と下層ゲート電極は転送効率を劣化
させないために第３図に示すようにＶＣＣＤ２０２上と
、フォトダイオード分離のチャネルストッパ上でオーバ
ーラツプしている。
この為上層ゲート電極の連結部２０８は下層ゲート電極
とのゲート間容量とシリコン基板（２０９）上の酸化シ
リコン膜２１２を介してのゲート容量を持っている。ま
た下層ゲート電極の連結部２０７は上層ゲート電極の連
結部２０８とのゲート間容量とシリコン基板上の酸化膜
を介してのゲート容量を持っている。
とのゲート間容量とシリコン基板（２０９）上の酸化シ
リコン膜２１２を介してのゲート容量を持っている。ま
た下層ゲート電極の連結部２０７は上層ゲート電極の連
結部２０８とのゲート間容量とシリコン基板上の酸化膜
を介してのゲート容量を持っている。
固体撮像素子は高密度化に伴って転送段数が増加し、高
速な転送が要求される。この為転送効率が劣化せず、ま
た駆動系消費電力の負担を軽減させる為にはゲート容量
の少い方が好ましい。
速な転送が要求される。この為転送効率が劣化せず、ま
た駆動系消費電力の負担を軽減させる為にはゲート容量
の少い方が好ましい。
しかし従来の単位画素のゲート電極はゲート間容量とシ
リコン基板上の酸化膜を介してのゲート容量を合せ持っ
ており、かつ重なりの部分や連結部分は１μｍ以下に小
さくできないため駆動系の消費電力の負担の増加を伴う
という欠点があった。
リコン基板上の酸化膜を介してのゲート容量を合せ持っ
ており、かつ重なりの部分や連結部分は１μｍ以下に小
さくできないため駆動系の消費電力の負担の増加を伴う
という欠点があった。
本発明の目的はゲート間容量の小さな電荷転送固体撮像
素子を提供することにある。
素子を提供することにある。
本発明の電荷転送固体撮像素子は、光電変換領域、前記
光電変換領域からの信号電荷の読み出しを制御するトラ
ンスファ領域及び前記トランスファ領域から信号電荷を
受け取って転送するＣＣＤ垂直シフトレジスタからなる
複数の画素列を含む電荷転送固体撮像素子において、前
記光電変換領域を挟み隣接して配置された２つの前記Ｃ
ＣＤ垂直シフトレジスタは、前記光電変換領域上で透明
絶縁膜を介して相互に連結された多結晶シリコン膜から
なるゲート電極と、前記光電変換領域を相互に分離する
チャネルストッパ上で絶縁膜を介して相互に連結された
導電膜からなる他のゲート電極とを有するものである。
光電変換領域からの信号電荷の読み出しを制御するトラ
ンスファ領域及び前記トランスファ領域から信号電荷を
受け取って転送するＣＣＤ垂直シフトレジスタからなる
複数の画素列を含む電荷転送固体撮像素子において、前
記光電変換領域を挟み隣接して配置された２つの前記Ｃ
ＣＤ垂直シフトレジスタは、前記光電変換領域上で透明
絶縁膜を介して相互に連結された多結晶シリコン膜から
なるゲート電極と、前記光電変換領域を相互に分離する
チャネルストッパ上で絶縁膜を介して相互に連結された
導電膜からなる他のゲート電極とを有するものである。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すパターンレイアウト図
、第２図は第１図のＹ−Ｙ’線相当部で切断した半導体
チップの断面図である。
、第２図は第１図のＹ−Ｙ’線相当部で切断した半導体
チップの断面図である。
単位画素の構成はフォトダイオード１０１（光電変換領
域）、２層の多結晶シリコンゲート電極よりなるＣＣＤ
垂直シフトレジスタ１０２を有している。すなわち、第
１層目の多結晶シリコン膜からなる下層ゲート電極１０
５はＣＣＤ垂直シフトレジス゛り１０２のバリアゲート
としての役割を担っている。第２層目の多結晶シリコン
膜からなる下層ゲート電極１０５の、隣接する他のＣＣ
Ｄ垂直シフトレジスタとの連結部（以後下層ゲート電極
の連結部とする）１０７はフォトダイオード上にあり、
フォトダイオード１０１を上下２つの領域に分離してい
る。上層ゲート電極１０６は一部領域をトランスファゲ
ート（１１１）として有しＣＣＤ垂直シフトレジスタ１
０２のストレージゲートとしての役割を担っている。上
層ゲート電極１０６の、隣接する他のＣＣＤ垂直シフト
レジスタとの連結部（以後上層ゲート電極の連結部とす
る）１０８はフォトダイオード分離のチャネルストッパ
１０４上にある。この様にレイアウトされているので、
下層ゲート電極の連結部１０７と上層ゲート電極の連結
部とはフォトダイオード上、およびフォトダイオード分
離のチャネルストッパ上で重なり合うことはない。第２
図から判るように従来と異なり下層ゲート電極の連結部
１０７の容量は上部を覆っていた上層ゲート電極の連結
部１０８がなくなり、フォトダイオードの酸化シリコン
ＷＡ１１２との容量だけになり約１１５程度減少する。
域）、２層の多結晶シリコンゲート電極よりなるＣＣＤ
垂直シフトレジスタ１０２を有している。すなわち、第
１層目の多結晶シリコン膜からなる下層ゲート電極１０
５はＣＣＤ垂直シフトレジス゛り１０２のバリアゲート
としての役割を担っている。第２層目の多結晶シリコン
膜からなる下層ゲート電極１０５の、隣接する他のＣＣ
Ｄ垂直シフトレジスタとの連結部（以後下層ゲート電極
の連結部とする）１０７はフォトダイオード上にあり、
フォトダイオード１０１を上下２つの領域に分離してい
る。上層ゲート電極１０６は一部領域をトランスファゲ
ート（１１１）として有しＣＣＤ垂直シフトレジスタ１
０２のストレージゲートとしての役割を担っている。上
層ゲート電極１０６の、隣接する他のＣＣＤ垂直シフト
レジスタとの連結部（以後上層ゲート電極の連結部とす
る）１０８はフォトダイオード分離のチャネルストッパ
１０４上にある。この様にレイアウトされているので、
下層ゲート電極の連結部１０７と上層ゲート電極の連結
部とはフォトダイオード上、およびフォトダイオード分
離のチャネルストッパ上で重なり合うことはない。第２
図から判るように従来と異なり下層ゲート電極の連結部
１０７の容量は上部を覆っていた上層ゲート電極の連結
部１０８がなくなり、フォトダイオードの酸化シリコン
ＷＡ１１２との容量だけになり約１１５程度減少する。
したがってフォトダイオード分離のチャネルストッパ上
にあった上層ゲート電極と下層ゲート電極のオーバラッ
プ容量分がなくなり、ゲート電極容量が軽減されて駆動
回路系の消費電力が節約できる。
にあった上層ゲート電極と下層ゲート電極のオーバラッ
プ容量分がなくなり、ゲート電極容量が軽減されて駆動
回路系の消費電力が節約できる。
なお、下層ゲート電極の連結部１０７は多結晶シリコン
膜からなっているので、厚さを０．２μｍ前後にすれば
、可視域における十分な透明度とゲート電極としての導
電性の両方を満足させることができる。
膜からなっているので、厚さを０．２μｍ前後にすれば
、可視域における十分な透明度とゲート電極としての導
電性の両方を満足させることができる。
第５図は本発明の一実施例の変形を示すパターンレイア
ウト図、第６図は第５図のＹ−Ｙ’線線素当部切断した
半導体チップの断面図である。
ウト図、第６図は第５図のＹ−Ｙ’線線素当部切断した
半導体チップの断面図である。
単位画素の構成はフォトダイオード３０１．２層の多結
晶シリコンゲート電極よりなるＣＣＤ垂直シフトレジス
タ１０２を有している。すなわち第１層の多結晶シリコ
ン膜からなる下層ゲート電極３０５は一部領域をトラン
スファゲート（３１１）として形成されＣＣＤ垂直シフ
トレジスタ３０２のストレージゲートとしての役割を担
っている。下層ゲート電極の連結部３０７はフォトダイ
オード分離のチャネルストッパ３０４上にある。第２層
目の多結晶シリコン膜からなる上層ゲート電極３０６は
ＣＣＤ垂直シフトレジスタ３０２のバリアゲートとして
の役割を担っている。上層ゲート電極の連結部分３０８
はフォトダイオード上にあり、フォトダイオード３０１
を上下２つの領域に分離している。この様にレイアウト
されているので、下層ゲート電極の連結部３０７と上層
ゲート電極の連結部３０８とはフォトダイオード上で重
なり合うことはない。下層ゲート電極の連結部３０７の
容量は上部を覆っていた。」二層ゲート電極の連結部が
なくなり、フォトダイオード分離のチャネルストッパの
酸化シリコン膜との容量だけになり約１１５程度減少す
る。
晶シリコンゲート電極よりなるＣＣＤ垂直シフトレジス
タ１０２を有している。すなわち第１層の多結晶シリコ
ン膜からなる下層ゲート電極３０５は一部領域をトラン
スファゲート（３１１）として形成されＣＣＤ垂直シフ
トレジスタ３０２のストレージゲートとしての役割を担
っている。下層ゲート電極の連結部３０７はフォトダイ
オード分離のチャネルストッパ３０４上にある。第２層
目の多結晶シリコン膜からなる上層ゲート電極３０６は
ＣＣＤ垂直シフトレジスタ３０２のバリアゲートとして
の役割を担っている。上層ゲート電極の連結部分３０８
はフォトダイオード上にあり、フォトダイオード３０１
を上下２つの領域に分離している。この様にレイアウト
されているので、下層ゲート電極の連結部３０７と上層
ゲート電極の連結部３０８とはフォトダイオード上で重
なり合うことはない。下層ゲート電極の連結部３０７の
容量は上部を覆っていた。」二層ゲート電極の連結部が
なくなり、フォトダイオード分離のチャネルストッパの
酸化シリコン膜との容量だけになり約１１５程度減少す
る。
以上説明したように本発明はＣＣＤ垂直シフトレジスタ
のゲート電極の一つを多結晶シリコン膜で構成し、隣接
する他のＣＣＤ垂直シフトレジスタのゲート電極との連
結部をフォトダイオード上に、もう一方のゲート電極の
連結部をフォトダイオード分離のチャネルストッパ上に
設けることにより複数のゲート電極の連結部同士の重な
りをなくしてゲート容量を低減し、電荷転送固体撮像素
子の駆動回路系の消費電力を軽減できる効果がある。
のゲート電極の一つを多結晶シリコン膜で構成し、隣接
する他のＣＣＤ垂直シフトレジスタのゲート電極との連
結部をフォトダイオード上に、もう一方のゲート電極の
連結部をフォトダイオード分離のチャネルストッパ上に
設けることにより複数のゲート電極の連結部同士の重な
りをなくしてゲート容量を低減し、電荷転送固体撮像素
子の駆動回路系の消費電力を軽減できる効果がある。
第１図は本発明の一実施例の単位画素を示すパターンレ
イアウト図、第２図は第１図のＹ−Ｙ’線線素当部切断
した半導体チップの断面図、第３図は従来例の単位画素
を示すパターンレイアウト図、第４図は第３図のＹ−Ｙ
’線線素当部切断した半導体チップの断面図、第５図は
一実施例の変形の単位画素を示すパターンレイアウト図
、第６図は第５図のＹ−Ｙ’線線素当部切断した半導体
チップの断面図である。 １０１．２０１，３０１・・・フォトダイオード（光電
変形領域）、１０２，２０２，３０２・・・ＶＣＣＤ
（ＣＣＤ垂直シフトレジスタ＞、１０３゜２０３．３０
３・・・チャネルストッパ、１０４゜２０４．３０４・
・・フォトダイオード分離のチャネルストッパ、１０５
，２０５，３０５・・・下層ゲート電極、１０６，２０
６，３０６・・・上層ゲート電極、１０７，２０７，３
０７・・・下層ゲート電極の連結部、１０８，２０８，
３０８・・・上層ゲート電極の連結部、１０９，２０９
，３０９・・・Ｎ型半導体基板、１１０，２１０，３１
０・・・ｐウェル、１１１．２１１，３１１・・・トラ
ンスファ領域、１１２．２１２，３１２・・・酸化シリ
コン膜。
イアウト図、第２図は第１図のＹ−Ｙ’線線素当部切断
した半導体チップの断面図、第３図は従来例の単位画素
を示すパターンレイアウト図、第４図は第３図のＹ−Ｙ
’線線素当部切断した半導体チップの断面図、第５図は
一実施例の変形の単位画素を示すパターンレイアウト図
、第６図は第５図のＹ−Ｙ’線線素当部切断した半導体
チップの断面図である。 １０１．２０１，３０１・・・フォトダイオード（光電
変形領域）、１０２，２０２，３０２・・・ＶＣＣＤ
（ＣＣＤ垂直シフトレジスタ＞、１０３゜２０３．３０
３・・・チャネルストッパ、１０４゜２０４．３０４・
・・フォトダイオード分離のチャネルストッパ、１０５
，２０５，３０５・・・下層ゲート電極、１０６，２０
６，３０６・・・上層ゲート電極、１０７，２０７，３
０７・・・下層ゲート電極の連結部、１０８，２０８，
３０８・・・上層ゲート電極の連結部、１０９，２０９
，３０９・・・Ｎ型半導体基板、１１０，２１０，３１
０・・・ｐウェル、１１１．２１１，３１１・・・トラ
ンスファ領域、１１２．２１２，３１２・・・酸化シリ
コン膜。
Claims (1)
- 光電変換領域、前記光電変換領域からの信号電荷の読み
出しを制御するトランスファ領域及び前記トランスファ
領域から信号電荷を受け取って転送するＣＣＤ垂直シフ
トレジスタからなる複数の画素列を含む電荷転送固体撮
像素子において、前記光電変換領域を挟み隣接して配置
された２つの前記ＣＣＤ垂直シフトレジスタは、前記光
電変換領域上で透明絶縁膜を介して相互に連結された多
結晶シリコン膜からなるゲート電極と、前記光電変換領
域を相互に分離するチャネルストッパ上で絶縁膜を介し
て相互に連結された導電膜からなる他のゲート電極とを
有することを特徴とする電荷転送固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258426A JP2780285B2 (ja) | 1988-10-14 | 1988-10-14 | 電荷転送固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258426A JP2780285B2 (ja) | 1988-10-14 | 1988-10-14 | 電荷転送固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02105573A true JPH02105573A (ja) | 1990-04-18 |
| JP2780285B2 JP2780285B2 (ja) | 1998-07-30 |
Family
ID=17320048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63258426A Expired - Lifetime JP2780285B2 (ja) | 1988-10-14 | 1988-10-14 | 電荷転送固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780285B2 (ja) |
-
1988
- 1988-10-14 JP JP63258426A patent/JP2780285B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2780285B2 (ja) | 1998-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003234496A (ja) | 固体撮像装置およびその製造方法 | |
| US4471371A (en) | Thin film image pickup element | |
| JPH10135439A (ja) | 固体撮像装置とその製造方法 | |
| JPH05291549A (ja) | 積層型固体撮像デバイス | |
| JPH02105573A (ja) | 電荷転送固体撮像素子 | |
| JP2724995B2 (ja) | 固体撮像素子 | |
| JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
| JPH09121045A (ja) | 固体撮像装置 | |
| JP4403383B2 (ja) | 固体撮像装置 | |
| JP4797302B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2734042B2 (ja) | 電荷転送固体撮像素子 | |
| JP3394878B2 (ja) | 固体撮像装置の製造方法 | |
| JP2002252340A (ja) | 固体撮像素子 | |
| JP2626073B2 (ja) | 固体撮像素子 | |
| JPH0821704B2 (ja) | 固体撮像素子 | |
| JPS6320385B2 (ja) | ||
| JPH01241863A (ja) | 固体撮像装置およびその製造方法 | |
| JPH06296008A (ja) | 固体撮像素子の製造方法 | |
| JP2867469B2 (ja) | 電荷転送装置及びその製造方法 | |
| JPH07114272B2 (ja) | 固体撮像素子 | |
| JPH07114275B2 (ja) | 固体撮像装置 | |
| JP2695983B2 (ja) | 固体撮像装置 | |
| JPH0465165A (ja) | 電荷結合装置およびその製造方法 | |
| JP2531435B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2608959B2 (ja) | 固体撮像装置 |