JPH02105464A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02105464A
JPH02105464A JP25866188A JP25866188A JPH02105464A JP H02105464 A JPH02105464 A JP H02105464A JP 25866188 A JP25866188 A JP 25866188A JP 25866188 A JP25866188 A JP 25866188A JP H02105464 A JPH02105464 A JP H02105464A
Authority
JP
Japan
Prior art keywords
film
polysilicon
polysilicon film
silicon nitride
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25866188A
Other languages
English (en)
Inventor
Tadashi Daimon
大門 直史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25866188A priority Critical patent/JPH02105464A/ja
Publication of JPH02105464A publication Critical patent/JPH02105464A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に凹形状を持
つ半導体基板表面に金属シリサイド配線を形成する方法
に関する。
〔従来の技術〕
半導体基板表面が凹形状をもち、その凹部にエミッタポ
リシリコン電極を形成し、更にAJ配線を形成する場合
のバイポーラ型ICの従来の製造方法について第3図(
a)〜(d)を用いて説明する。
第3図(a)は半導体基板表面が深さ約1μm底幅約1
.5μmの凹形状を持ちベースまで形成したものを示す
。ここで1はn型シリコン基板(コレクタ)、2はp型
ベース領域、3はp型ポリシリコンで溝の底置外は厚さ
約3000人のシリコン窒化膜4で覆われており、5は
厚さ約3000人のノンドープのポリシリコン膜である
次に第3図(b)に示す様に、イオン注入法によりエネ
ルギー70keV、 ドーズ量1016cm−2程度で
ポリシリコン膜5中にAsを打ちこみ、温度900〜9
50°Cで熱処理を行ないp型ベース頭域中にn+型エ
ミッタ7を形成する。この時ポリシリコン膜5はn型ポ
リシリコン膜6となる。
次に第3図(C)に示す様゛に、フォトリソグラフィー
によりn型ポリシリコン膜6をバターニングし、エミッ
タポリシリコン電極8を形成する。
次に第3図(d)に示す様に、ベースコンタクト9を開
孔後、厚さ約1μmのAρ膜を被着する。
次でフォトリソグラフィーによりAρ膜をパターニング
し、Aρ配線10を形成してバイポーラ型ICを完成さ
せる。
〔発明が解決しようとする課題〕
上述した従来の半導体装置の製造方法は、第3図に示し
た様に、エミッタポリシリコン電極8が凹形に形成され
るため、エミッタポリシリコン電極8上のAffl配線
10が正常に形成されず、空洞部Aや凹部Bができてし
まい信頼性が低いという欠点がある。又、この上に多層
配線を形成する場合はAρ配線10に急峻な段差がある
ため、眉間絶縁膜および2層目以降の金属配線にも段差
を生じ不良がおこりやすく信頼性が低くなるという欠点
がある。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、凹部表面形状を持ち
凹部底面以外が絶縁膜で覆われた半導体基板に、凹部の
深さより薄い第1のポリシリコン膜を被着する工程と、
前記第1のポリシリコン膜に不純物を導入する工程と、
不純物が導入された前記第1のポリシリコン膜上に基板
全面が平坦になる厚さの第2のポリシリコン膜を被着す
る工程と、前記第2のポリシリコン膜に不純物を導入す
る工程と、不純物が導入された前記第2のポリシリコン
膜上に酸化膜を形成したのち選択的に窒化膜を被着する
工程と、前記窒化膜をマスクに前記第1のポリシリコン
膜および第2のポリシリコン膜の一部を選択酸化する工
程と、前記窒化膜および酸化膜を除去したのち露出した
前記第2のポリシリコン膜上に金属膜を被着し、熱処理
を行ない金属シリサイド層を形成する工程とを含んで構
成される。
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第1図(a)〜(e)は本発明の第1の実施例を説明す
るための工程順に示した半導体チップの断面図である。
まず第1図(a)に示すように、従来と同様の工程によ
りn型シリコン基板1にp型ベース領域2を設けたのち
、p形ポリシリコン3.シリコン窒化M4.ベースコン
タクト9及びポリシリコン膜5を設ける。
次に第1図(b)に示す様に、エミッタ形成部のポリシ
リコン膜5のみにAsをエネルギー70keV、  ド
ーズ量1016cm−2程度でイオン注入したのち、全
面に厚さ約7000人の第2のポリシリコン膜11を被
着し、基板全体を平坦化する。
次に第1図(c)に示す様に、ポリシリコンの電導度を
上げるためベースコンタクト9上のポリシリコン膜には
Bを、それ以外の領域のポリシリコン膜にはAsを、エ
ネルギー100keV、 ドーズ景1016cm″2程
度イオン注入し、次で第2のポリシリコン膜11上に厚
さ500人のパッド酸化膜12を形成する。次でその上
に厚さ約1000人のシリコン窒化膜13を被着し、シ
リコン窒化膜の一部をエツチング除去する。
次に第1図(d)に示す様に、高圧酸化炉にて温度90
0〜950℃圧力5〜9atmでシリコン窒化膜をマス
クに第2及び第1のポリシリコン膜を選択酸化し、厚さ
約2μmのポリシリコン酸化膜14を形成する。この時
、n型となったポリシリコン膜5からの不純物の拡散に
よりp型ベース領域2内にri+型エミッタ7が形成さ
れる。
次に、第1図(e)に示す様に、シリコン窒化膜13お
よびパッド酸化膜12を除去後、例えばptを厚さ約1
000人スパッタ法にて被着する。次で温度400〜7
00℃で熱処理してptをシリサイド化し、残ったpt
を王水でエツチングすることにより白金シリサイド配線
15が形成される。
このように第1の実施例によれば、白金シリサイド配線
15は基板全面にほとんど平坦な形状に形成されるため
、従来法のA々配線でできた空洞部や、凹部は全く形成
されることはない。従って配線の償却性は向上したもの
となる。
第2図(a)〜(d)は本発明の第2の実施例を説明す
るための工程順に示した半導体チップの断面図である。
まず第2図(a)に示すように、第1の実施例と同様に
n型シリコン基板1にp型ベース頭載2を形成したのち
、n型ポリシリコン3.シリコン窒化wA4.エミッタ
形成領域部にAsを導入したポリシリコン膜5及び第2
のポリシリコン膜11を形成する。
次に第2図(b)に示す様に、第1の実施例と同様な工
程によりパッド酸化膜12とシリコン窒化膜13を形成
したのち、シリコン窒化膜13のエツチングに引き続き
パッド酸化膜12および第2のポリシリコン膜11の一
部をエツチングする。この時シリコン窒化膜4上のポリ
シリコン膜は約5000人程度になる様にする。
以下第1の実施例と同様にして選択酸化を行ない、第2
図(C)に示すようにポリシリコン酸化rtIA14を
形成後第2図(d・)に示すように、白金シリサイド電
極15を形成する。
本第2の実施例では第1の実施例の利点以外に、ポリシ
リコンを選択酸化するための熱処理時間が短くなるため
、浅いエミッタ接合を形成でき、又白金シリサイド配線
15とポリシリコン酸化膜14との段差がほとんどなく
なるという利点がある。
〔発明の効果〕
以上説明したように本発明によれば、凹形状を有する半
導体基板にも空洞部や凹部のない平坦な形状の配線を形
成することができるため、高品質の半導体装置を製造で
きる効果がある。
【図面の簡単な説明】
第1図(a)〜(e)及び第2図(a)〜(dは本発明
の第1及び第2の実施例を説明するための工程順に示し
た半導体チップの断面図、第3図(a)〜(d)は従来
の半導体装置の製造方法を説明するための工程順に示し
た半導体チップの断面図である。 1・・・n型シリコン基板(コレクタ)、2・・・p型
ベース領域、3・・・n型ポリシリコン、4・・・シリ
コン窒化膜、5・・・ポリシリコン膜、6・・・n型ポ
リシリコン、7・・・n+型エミッタ、8・・・エミッ
タポリシリコン電極、9・・・ベースコンタクト、10
・・・AI配線、11・・・第2のポリシリコン膜、1
2・・・パッド酸化膜、13・・・シリコン窒化膜、1
4・・・ポリシリコン酸化膜、15・・・白金シリサイ
ド配線。

Claims (1)

    【特許請求の範囲】
  1. 凹部表面形状を持ち凹部底面以外が絶縁膜で覆われた半
    導体基板に、凹部の深さより薄い第1のポリシリコン膜
    を被着する工程と、前記第1のポリシリコン膜に不純物
    を導入する工程と、不純物が導入された前記第1のポリ
    シリコン膜上に基板全面が平坦になる厚さの第2のポリ
    シリコン膜を被着する工程と、前記第2のポリシリコン
    膜に不純物を導入する工程と、不純物が導入された前記
    第2のポリシリコン膜上に酸化膜を形成したのち選択的
    に窒化膜を被着する工程と、前記窒化膜をマスクに前記
    第1のポリシリコン膜および第2のポリシリコン膜の一
    部を選択酸化する工程と、前記窒化膜および酸化膜を除
    去したのち露出した前記第2のポリシリコン膜上に金属
    膜を被着し、熱処理を行ない金属シリサイド層を形成す
    る工程とを含むことを特徴とする半導体装置の製造方法
JP25866188A 1988-10-13 1988-10-13 半導体装置の製造方法 Pending JPH02105464A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25866188A JPH02105464A (ja) 1988-10-13 1988-10-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25866188A JPH02105464A (ja) 1988-10-13 1988-10-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02105464A true JPH02105464A (ja) 1990-04-18

Family

ID=17323345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25866188A Pending JPH02105464A (ja) 1988-10-13 1988-10-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02105464A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471085A (en) * 1993-10-04 1995-11-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with polycrystalline silicon emitter conductive layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55163837A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacturing for semiconductor device
JPS6010718A (ja) * 1983-06-30 1985-01-19 Nec Corp 半導体装置の製造方法
JPS63209124A (ja) * 1987-02-25 1988-08-30 Nec Corp 半導体装置の製造方法
JPS63211755A (ja) * 1987-02-27 1988-09-02 Nec Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55163837A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacturing for semiconductor device
JPS6010718A (ja) * 1983-06-30 1985-01-19 Nec Corp 半導体装置の製造方法
JPS63209124A (ja) * 1987-02-25 1988-08-30 Nec Corp 半導体装置の製造方法
JPS63211755A (ja) * 1987-02-27 1988-09-02 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471085A (en) * 1993-10-04 1995-11-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with polycrystalline silicon emitter conductive layer

Similar Documents

Publication Publication Date Title
JP2000082682A (ja) 半導体―絶縁層の製造方法及びそれを有する素子の製造方法
JPS63193562A (ja) バイポ−ラトランジスタの製造方法
JP2008235927A (ja) 第二のポリ層の形成後に二重ポリバイポーラトランジスタの2つのレベルをドーピングするプロセス
JPH02105464A (ja) 半導体装置の製造方法
JPS6197975A (ja) 半導体装置の製造方法
JPS61251165A (ja) Bi−MIS集積回路の製造方法
JP2624365B2 (ja) 半導体装置の製造方法
JP2727576B2 (ja) 半導体装置の製造方法
JP2890550B2 (ja) 半導体装置の製造方法
JP2745946B2 (ja) 半導体集積回路の製造方法
JP2654056B2 (ja) 半導体装置の製造方法
JPS61251163A (ja) Bi−MIS集積回路の製造方法
JPH0778833A (ja) バイポーラトランジスタとその製造方法
JP2604550B2 (ja) 半導体装置
JP3147374B2 (ja) 半導体装置
JPS6068656A (ja) 半導体装置の製造方法
JP3056106B2 (ja) 半導体装置の製造方法
JPH1126756A (ja) 半導体装置の製造方法
JPH0521374A (ja) 半導体装置およびその製造方法
JPS61251164A (ja) Bi−MIS集積回路の製造方法
JPH0230145A (ja) 半導体装置の製造方法
JPH08264651A (ja) 半導体装置の製造方法
JPH0831597B2 (ja) 絶縁ゲート電界効果形半導体装置の製造方法
JPH04133423A (ja) 半導体装置の製造方法
JPH02122620A (ja) 半導体装置の製造方法