JPH02105464A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に凹形状を持
つ半導体基板表面に金属シリサイド配線を形成する方法
に関する。

〔従来の技術〕

半導体基板表面が凹形状をもち、その凹部にエミッタポ
リシリコン電極を形成し、更にＡＪ配線を形成する場合
のバイポーラ型ＩＣの従来の製造方法について第３図（
ａ）〜（ｄ）を用いて説明する。

第３図（ａ）は半導体基板表面が深さ約１μｍ底幅約１
．５μｍの凹形状を持ちベースまで形成したものを示す
。ここで１はｎ型シリコン基板（コレクタ）、２はｐ型
ベース領域、３はｐ型ポリシリコンで溝の底置外は厚さ
約３０００人のシリコン窒化膜４で覆われており、５は
厚さ約３０００人のノンドープのポリシリコン膜である
。

次に第３図（ｂ）に示す様に、イオン注入法によりエネ
ルギー７０ｋｅＶ、　ドーズ量１０１６ｃｍ−２程度で
ポリシリコン膜５中にＡｓを打ちこみ、温度９００〜９
５０°Ｃで熱処理を行ないｐ型ベース頭域中にｎ＋型エ
ミッタ７を形成する。この時ポリシリコン膜５はｎ型ポ
リシリコン膜６となる。

次に第３図（Ｃ）に示す様゛に、フォトリソグラフィー
によりｎ型ポリシリコン膜６をバターニングし、エミッ
タポリシリコン電極８を形成する。

次に第３図（ｄ）に示す様に、ベースコンタクト９を開
孔後、厚さ約１μｍのＡρ膜を被着する。

次でフォトリソグラフィーによりＡρ膜をパターニング
し、Ａρ配線１０を形成してバイポーラ型ＩＣを完成さ
せる。

〔発明が解決しようとする課題〕

上述した従来の半導体装置の製造方法は、第３図に示し
た様に、エミッタポリシリコン電極８が凹形に形成され
るため、エミッタポリシリコン電極８上のＡｆｆｌ配線
１０が正常に形成されず、空洞部Ａや凹部Ｂができてし
まい信頼性が低いという欠点がある。又、この上に多層
配線を形成する場合はＡρ配線１０に急峻な段差がある
ため、眉間絶縁膜および２層目以降の金属配線にも段差
を生じ不良がおこりやすく信頼性が低くなるという欠点
がある。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、凹部表面形状を持ち
凹部底面以外が絶縁膜で覆われた半導体基板に、凹部の
深さより薄い第１のポリシリコン膜を被着する工程と、
前記第１のポリシリコン膜に不純物を導入する工程と、
不純物が導入された前記第１のポリシリコン膜上に基板
全面が平坦になる厚さの第２のポリシリコン膜を被着す
る工程と、前記第２のポリシリコン膜に不純物を導入す
る工程と、不純物が導入された前記第２のポリシリコン
膜上に酸化膜を形成したのち選択的に窒化膜を被着する
工程と、前記窒化膜をマスクに前記第１のポリシリコン
膜および第２のポリシリコン膜の一部を選択酸化する工
程と、前記窒化膜および酸化膜を除去したのち露出した
前記第２のポリシリコン膜上に金属膜を被着し、熱処理
を行ない金属シリサイド層を形成する工程とを含んで構
成される。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。

まず第１図（ａ）に示すように、従来と同様の工程によ
りｎ型シリコン基板１にｐ型ベース領域２を設けたのち
、ｐ形ポリシリコン３．シリコン窒化Ｍ４．ベースコン
タクト９及びポリシリコン膜５を設ける。

次に第１図（ｂ）に示す様に、エミッタ形成部のポリシ
リコン膜５のみにＡｓをエネルギー７０ｋｅＶ、　　ド
ーズ量１０１６ｃｍ−２程度でイオン注入したのち、全
面に厚さ約７０００人の第２のポリシリコン膜１１を被
着し、基板全体を平坦化する。

次に第１図（ｃ）に示す様に、ポリシリコンの電導度を
上げるためベースコンタクト９上のポリシリコン膜には
Ｂを、それ以外の領域のポリシリコン膜にはＡｓを、エ
ネルギー１００ｋｅＶ、　ドーズ景１０１６ｃｍ″２程
度イオン注入し、次で第２のポリシリコン膜１１上に厚
さ５００人のパッド酸化膜１２を形成する。次でその上
に厚さ約１０００人のシリコン窒化膜１３を被着し、シ
リコン窒化膜の一部をエツチング除去する。

次に第１図（ｄ）に示す様に、高圧酸化炉にて温度９０
０〜９５０℃圧力５〜９ａｔｍでシリコン窒化膜をマス
クに第２及び第１のポリシリコン膜を選択酸化し、厚さ
約２μｍのポリシリコン酸化膜１４を形成する。この時
、ｎ型となったポリシリコン膜５からの不純物の拡散に
よりｐ型ベース領域２内にｒｉ＋型エミッタ７が形成さ
れる。

次に、第１図（ｅ）に示す様に、シリコン窒化膜１３お
よびパッド酸化膜１２を除去後、例えばｐｔを厚さ約１
０００人スパッタ法にて被着する。次で温度４００〜７
００℃で熱処理してｐｔをシリサイド化し、残ったｐｔ
を王水でエツチングすることにより白金シリサイド配線
１５が形成される。

このように第１の実施例によれば、白金シリサイド配線
１５は基板全面にほとんど平坦な形状に形成されるため
、従来法のＡ々配線でできた空洞部や、凹部は全く形成
されることはない。従って配線の償却性は向上したもの
となる。

第２図（ａ）〜（ｄ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。

まず第２図（ａ）に示すように、第１の実施例と同様に
ｎ型シリコン基板１にｐ型ベース頭載２を形成したのち
、ｎ型ポリシリコン３．シリコン窒化ｗＡ４．エミッタ
形成領域部にＡｓを導入したポリシリコン膜５及び第２
のポリシリコン膜１１を形成する。

次に第２図（ｂ）に示す様に、第１の実施例と同様な工
程によりパッド酸化膜１２とシリコン窒化膜１３を形成
したのち、シリコン窒化膜１３のエツチングに引き続き
パッド酸化膜１２および第２のポリシリコン膜１１の一
部をエツチングする。この時シリコン窒化膜４上のポリ
シリコン膜は約５０００人程度になる様にする。

以下第１の実施例と同様にして選択酸化を行ない、第２
図（Ｃ）に示すようにポリシリコン酸化ｒｔＩＡ１４を
形成後第２図（ｄ・）に示すように、白金シリサイド電
極１５を形成する。

本第２の実施例では第１の実施例の利点以外に、ポリシ
リコンを選択酸化するための熱処理時間が短くなるため
、浅いエミッタ接合を形成でき、又白金シリサイド配線
１５とポリシリコン酸化膜１４との段差がほとんどなく
なるという利点がある。

〔発明の効果〕

以上説明したように本発明によれば、凹形状を有する半
導体基板にも空洞部や凹部のない平坦な形状の配線を形
成することができるため、高品質の半導体装置を製造で
きる効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）及び第２図（ａ）〜（ｄは本発明
の第１及び第２の実施例を説明するための工程順に示し
た半導体チップの断面図、第３図（ａ）〜（ｄ）は従来
の半導体装置の製造方法を説明するための工程順に示し
た半導体チップの断面図である。 １・・・ｎ型シリコン基板（コレクタ）、２・・・ｐ型
ベース領域、３・・・ｎ型ポリシリコン、４・・・シリ
コン窒化膜、５・・・ポリシリコン膜、６・・・ｎ型ポ
リシリコン、７・・・ｎ＋型エミッタ、８・・・エミッ
タポリシリコン電極、９・・・ベースコンタクト、１０
・・・ＡＩ配線、１１・・・第２のポリシリコン膜、１
２・・・パッド酸化膜、１３・・・シリコン窒化膜、１
４・・・ポリシリコン酸化膜、１５・・・白金シリサイ
ド配線。

Claims (1)

【特許請求の範囲】
1. 凹部表面形状を持ち凹部底面以外が絶縁膜で覆われた半
   導体基板に、凹部の深さより薄い第１のポリシリコン膜
   を被着する工程と、前記第１のポリシリコン膜に不純物
   を導入する工程と、不純物が導入された前記第１のポリ
   シリコン膜上に基板全面が平坦になる厚さの第２のポリ
   シリコン膜を被着する工程と、前記第２のポリシリコン
   膜に不純物を導入する工程と、不純物が導入された前記
   第２のポリシリコン膜上に酸化膜を形成したのち選択的
   に窒化膜を被着する工程と、前記窒化膜をマスクに前記
   第１のポリシリコン膜および第２のポリシリコン膜の一
   部を選択酸化する工程と、前記窒化膜および酸化膜を除
   去したのち露出した前記第２のポリシリコン膜上に金属
   膜を被着し、熱処理を行ない金属シリサイド層を形成す
   る工程とを含むことを特徴とする半導体装置の製造方法
   。