JPH02105084A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02105084A JPH02105084A JP63259726A JP25972688A JPH02105084A JP H02105084 A JPH02105084 A JP H02105084A JP 63259726 A JP63259726 A JP 63259726A JP 25972688 A JP25972688 A JP 25972688A JP H02105084 A JPH02105084 A JP H02105084A
- Authority
- JP
- Japan
- Prior art keywords
- instruction decoder
- signal
- output
- group
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この哨明は半導体集積回路、特にその命令デコーダ部分
のテスト用回路に関するものである。
のテスト用回路に関するものである。
第3図は従来の命令デコーダ周辺のごく簡単なブロック
図を示す。図において、(1)はROM、(2)は命令
デコーダ、(3)は命令を実行する周辺回路、(4)は
出力ボートである。
図を示す。図において、(1)はROM、(2)は命令
デコーダ、(3)は命令を実行する周辺回路、(4)は
出力ボートである。
次に動作について説明する。
ROM (1)に書き込まれた命令コードを命令デコー
ダ(2)で解読をし、この命令デコーダ(2)から周辺
回路(3)及び、出力ボート(4)等へ制御信号が送ら
れる。
ダ(2)で解読をし、この命令デコーダ(2)から周辺
回路(3)及び、出力ボート(4)等へ制御信号が送ら
れる。
この制御信号を受は取シ、周辺回路(3)等はそれぞれ
の動作を行う。この様にして命令が実行される。
の動作を行う。この様にして命令が実行される。
従来の半導体集積回路装置は以上のように伺成されてい
たので、命令デコーダ部分の出力をテストする回路が組
み込まれておらず、テストするときには幾種類かの命令
を組み合わして実行させ、その命令を行った結果を出力
させて正確に命令が実行されているかどうかを調べてい
た。このため十分にテストするKはテストプログラムを
開発するための手間と時間が多大にかかシ、′またテス
ト時間が長くなるというなどの問題点がめった。
たので、命令デコーダ部分の出力をテストする回路が組
み込まれておらず、テストするときには幾種類かの命令
を組み合わして実行させ、その命令を行った結果を出力
させて正確に命令が実行されているかどうかを調べてい
た。このため十分にテストするKはテストプログラムを
開発するための手間と時間が多大にかかシ、′またテス
ト時間が長くなるというなどの問題点がめった。
この発明は上記のような問題点を解消するためになされ
たもので、命令デコーダからの出力信号を直接出力させ
ることができるとともに、テストプログラムを作成する
ことなく命令デコーダ部分をテストすることができる半
導体集積回路装置を得ることを目的とする。
たもので、命令デコーダからの出力信号を直接出力させ
ることができるとともに、テストプログラムを作成する
ことなく命令デコーダ部分をテストすることができる半
導体集積回路装置を得ることを目的とする。
この発明に係る半導体集積回路装置は命令デコ−ダの出
力部分に出力手段を備えることによシ、命令デコーダか
らの制御信号を直接装置外部へ出力できるようにしたも
のである。
力部分に出力手段を備えることによシ、命令デコーダか
らの制御信号を直接装置外部へ出力できるようにしたも
のである。
この発明における半尋体集積回路装置はテスト用回路と
して命令デコーダの出力を直接出力する出力手段を備え
ることによシ、命令デコーダの出力信号が正偽かどうか
を外部で容易にテストすることができる。
して命令デコーダの出力を直接出力する出力手段を備え
ることによシ、命令デコーダの出力信号が正偽かどうか
を外部で容易にテストすることができる。
以下、この発明の一実施例を図について説明する0
第1図は命令デコーダ周辺の一実施例を示すブロック図
を示す。図において、(1)はROM、(2)は命令デ
コーダ、(3)は周辺回路、(4)は出力ボート、(5
)は出力手段である。
を示す。図において、(1)はROM、(2)は命令デ
コーダ、(3)は周辺回路、(4)は出力ボート、(5
)は出力手段である。
第27は第1図出力手段(5)周辺の一実施例を示す構
成図である。図において、(6)はテスト用信号、(7
)はグループを選択する選択信号である0上記去施例で
は舘令デコーダから出力された制御信号が16本、出力
ボートが8ビツトのものである。
成図である。図において、(6)はテスト用信号、(7
)はグループを選択する選択信号である0上記去施例で
は舘令デコーダから出力された制御信号が16本、出力
ボートが8ビツトのものである。
命令デコーダから出力された制御信号(8)を2つのグ
ループa、bに分け、aグループの信号はNAND(9
a)に、bグループの信号はNAND(9b)に入力す
る0NAND(9a)のもう一方には選択信号(7)が
そのまま入力し、NAND(9b)のもう一方には選択
信号(7)の反転信号が入力している。このため、選択
信号(7)がII H11のときにはグループaが選択
嘔れ II L IIのときにはグループbが選択され
る。
ループa、bに分け、aグループの信号はNAND(9
a)に、bグループの信号はNAND(9b)に入力す
る0NAND(9a)のもう一方には選択信号(7)が
そのまま入力し、NAND(9b)のもう一方には選択
信号(7)の反転信号が入力している。このため、選択
信号(7)がII H11のときにはグループaが選択
嘔れ II L IIのときにはグループbが選択され
る。
このようにして選択されたグループの信号はテスト用信
号111k (6)が1“H”の場合にのみ出力ボート
(4)に送られ、装置外部へ出力される。
号111k (6)が1“H”の場合にのみ出力ボート
(4)に送られ、装置外部へ出力される。
上記のようにして命令デコーダ(2)の出力を直接装置
外部へ出力することができるため、命令デコーダのテス
)を効果的にすることができる。
外部へ出力することができるため、命令デコーダのテス
)を効果的にすることができる。
尚、上記実施例においては出力ボート(4)として8ビ
ツトを使っているため8本づつの2つのグループに分け
ているが、グループの数やグループの内容の欽は個々の
装置によシ都合の艮いように決めれば良い。例えば命令
デコーダの出力全部を一度に出力しても上記の効果を得
ることができる。
ツトを使っているため8本づつの2つのグループに分け
ているが、グループの数やグループの内容の欽は個々の
装置によシ都合の艮いように決めれば良い。例えば命令
デコーダの出力全部を一度に出力しても上記の効果を得
ることができる。
以上のようにこの発明によれば、命令デコーダ部分にテ
スト用回路として命令デコーダの出力信号を出力する手
段を備え、命令デコーダから出力δれた制御信号を直接
装置外部へ伝えることができるように構成したので、テ
ストプログラムを作成することなく、命令デコーダの出
力信号のテストをすることができる。
スト用回路として命令デコーダの出力信号を出力する手
段を備え、命令デコーダから出力δれた制御信号を直接
装置外部へ伝えることができるように構成したので、テ
ストプログラムを作成することなく、命令デコーダの出
力信号のテストをすることができる。
第1図はこの発明の一実施例による命令デコーダ周辺の
ブロック図、第2図は第1図の命令デコーダ、テスト用
出力手段、出力ボートの部分の構成図、男3図は従来の
命令デコーダ周辺のブロック図である。 図において、(1)t/iRoM、 (21は命令デコ
ーダ、(3)は周辺回路、(4)は出力ボート、(5)
は出力手段、(6)はテスト用信号、(7)はグループ
を選択する選択信号、(8)は命令デコーダからの出力
信号、(9a)、(9b )はNANDを示す。 尚、図中、同一符号は同一、又は相当部分を示す0
ブロック図、第2図は第1図の命令デコーダ、テスト用
出力手段、出力ボートの部分の構成図、男3図は従来の
命令デコーダ周辺のブロック図である。 図において、(1)t/iRoM、 (21は命令デコ
ーダ、(3)は周辺回路、(4)は出力ボート、(5)
は出力手段、(6)はテスト用信号、(7)はグループ
を選択する選択信号、(8)は命令デコーダからの出力
信号、(9a)、(9b )はNANDを示す。 尚、図中、同一符号は同一、又は相当部分を示す0
Claims (1)
- 命令デコーダと、この命令デコーダの出力信号を直接外
部へ出力する出力手段とを備えたことを特徴とする半導
体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63259726A JPH02105084A (ja) | 1988-10-14 | 1988-10-14 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63259726A JPH02105084A (ja) | 1988-10-14 | 1988-10-14 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02105084A true JPH02105084A (ja) | 1990-04-17 |
Family
ID=17338096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63259726A Pending JPH02105084A (ja) | 1988-10-14 | 1988-10-14 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02105084A (ja) |
-
1988
- 1988-10-14 JP JP63259726A patent/JPH02105084A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0244925A2 (en) | Programmable logic controller | |
JPH02105084A (ja) | 半導体集積回路装置 | |
JPS6167148A (ja) | マイクロコンピユ−タ | |
JPS6313210B2 (ja) | ||
JPS6349870A (ja) | マイクロコンピユ−タ | |
JP2754700B2 (ja) | I/o装置 | |
JPH01211044A (ja) | 半導体集積回路装置 | |
JPH07191955A (ja) | データ駆動型情報処理装置 | |
JPS62156737A (ja) | 1チツプマイクロコンピユ−タ | |
JPH05181696A (ja) | マイクロコンピュータシステム | |
JPH03260727A (ja) | レジスタ指定装置 | |
JPH05313939A (ja) | ワンチップマイクロコンピュータ | |
JPS6122820B2 (ja) | ||
JPH0512458A (ja) | 1チツプマイクロコンピユータ | |
JPH01308064A (ja) | 集積回路 | |
JPS59167764A (ja) | メモリアクセス方式 | |
KR20000027054A (ko) | 마이크로 컨트롤러 및 그의 진단 검사 방법 | |
JPS61237140A (ja) | シグナルプロセサ | |
JPH01305619A (ja) | Pla書込機能付装置 | |
KR940017196A (ko) | 그래픽 전용 제어 회로 | |
JPH01116839A (ja) | ディジタル信号処理装置 | |
JPS6235947A (ja) | 制御装置 | |
JPS61151745A (ja) | 割込処理方式 | |
JPH02181226A (ja) | パイプライン処理装置 | |
KR20000026165A (ko) | 원칩 마이크로 컴퓨터 |