JPH02100738A - Ｒｏｍの自動切り替え方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 電源投入等システムの初期時におけるＲＯＭ情報の読み
だし時のマイクロプロセッサのアクセス領域の切り替え
に関し、 前記ＲＯＭのアクセス領域の切り替えを特別なプログラ
ム無しで自動的に、かつ簡易に行う方式を提供すること
を目的とし、 マイクロプロセッサを具備し、マイクロプロセッサより
初期プログラムを蓄えた例えば低位アドレス空間でアク
セスされるＲＯＭ、および主プログラムを蓄えた例えば
高位アドレス空間でアクセスされるＲＯＭを同一のＲＯ
Ｍに共有させて、該ＲＯＭをアクセスして読みだす回路
において、電源投入時またはリセット時の初期動作にお
ける初期化情報を、前記低位ＲＯＭより得るための初期
読みだしアクセスを行う第１切り替え手段と、前記載１
切り替え手段の初３ｔＪ］読みだしのアクセス情報を検
知してつぎの前記高位ＲＯＭのアクセス領域に自動的に
切り替える第２切り替え手段と、を設けるように構成す
る。

〔産業上の利用分野〕

本発明は、電源投入等システムの初期時におけるＲＯＭ
情報の読みだし時のマイクロプロセッサのアクセス領域
の切り替えに関する。

１６ビツトのマイクロプロセッサ（以下ＣＰＵと称す）
のＲＯＭは、各種の処理ベクタを最高位または最低位の
アドレス空間に持っていることが多い。

このため電源の投入等のシステムの初期時には、この処
理ベクタをまず使用してシステムを初期化したのちに、
本来の低位または高位に配置されたアドレスの主プログ
ラムによる処理へと移行している。

このため、前記ＲＯＭ情報のアクセス領域の切り替えを
自動的に行うと共に同−ＲＯＭ内に初期プログラムと主
プログラムを蓄えた節易な方式の提供が望まれている。

〔従来の技術〕 第４図は、従来のＲＯＭ切り替え方式の一実施例の構成
を示す図である。図中、■はＣＰＵ、５は第３スイツチ
、６は第４スイツチ、７は高位ＲＯＭ１８は低位ＲＯＭ
である。

従来の１６ビツトのＣＰＵＩでは、そのＣＰＵ固有のア
ーキテクチャのために、ＣＰＵの処理プログラムの先頭
を示すアドレスである各種の処理ベクタを最高位または
最低位のアドレス空間に持たせていることが多い。この
ため電源の投入等のシステムの初期時には、この最高位
領域のＲＯＭ情報をまず使用してシステムを初期化した
後、本来の処理プログラム（通常最低位領域が多い）の
ＲＯＭ頭域ヘジャンプして読みだし移行するようにして
いる。即ちこの読みだしの方法は、第４図の従来のＲＯ
Ｍ切り替え方式の一実施例を示す図に記載するように、
まずＣＰＵＩは初期時のＲＯＭ情報をうるために、第３
スイツチ５にアドレス情報を入力して第・３スイツチ５
をオンとして高位ＲＯＭ７に書き込まれた情報の読みん
だのち、次ぎに高位ＲＯＭ７からの情報によりＣＰＵＩ
が出力する情報を第４スイツチ６に人力して第４スイツ
チ６をオンにし、低位ＲＯＭ６に書き込まれた主プログ
ラム情報を読みだし処理を実行していた。

通常、この第３スイツチ５と第４スイツチ６は、アドレ
ス・デコーダで実現され、高位ＲＯＭ７で得られた情報
（普通ベクタであることが多い）をもとにＣＰＵＩから
の指示により高位ＲＯＭ６に切り替え移行を行っている
が、この過程はソフトスイッチによる切り替えルーティ
ンで行っている。

以上に述べたように、高位ＲＯＭ７から低位ＲＯＭ６へ
の切り替えはＣＰＵ１を介した命令により第３スイッチ
５．第４スイッチ６金切り替えて行う方法によっている
。

第５図は、従来の一実施例のＲＯＭの場合のアドレス空
間を示す図である。従来の初期プログラムは、高位アト
ｌｚスＦＦＦＦ：００００〜ＦＦＦＦ：０２００（１６
進法）に配置をし、さらに主プログラムは低位アドレス
００００：０２００〜００００：０２００（１６進法）
に配置しており、このために初期プログラム用ＲＯＭと
主プログラムＲＯＭは別々のＲＯＭとなることが多い。

特に大容星の場合、遠く離れた別々のＲＯＭとならざる
を得す、このため両ＲＯＭの切り替えのためにわざわざ
別個のＲＯＭとアドレスデータを必要としていた。

〔発明が解決しようとする課題〕

従って従来方法の切替移行では、高位ＲＯＭから低位Ｒ
ＯＭへのＲＯＭ情報のアクセス領域の切り替えのために
、わざわざ切り替えのためのハードを用意してスイッチ
を駆動して行っていた。

本発明は、前記ＲＯＭのアクセス領域の切り替えを特別
なプログラム無しで自動的に、かつ節易に行う方式を提
供することを目的とする。

〔課題を解決するための手段〕 第１図は本発明の原理構成を示す図である。

図中、■はマイクロプロセッサであり、システムのプロ
グラム処理を司るもの、４はＲＯＭであって、低位ＲＯ
Ｍ４ａには初期プログラムを蓄えるようにし、さらに高
位ＲＯＭ４ｂには主プログラムを蓄えるようにし、両低
位ＲＯＭと高位ＲＯＭを同一のＲＯＭに備えたものであ
り、２は第１切り替え手段であり、前記マイクロプロセ
ッサｌの指示からの指示を受けて、電源投入時またはリ
セット時の初期動作における初期化情報を、前記低位Ｒ
ＯＭ４ａより得るための初期読みだしアクセスを行うも
の、３は第２切り替え手段であり、前記第１切り替え手
段２のアクセス終了したのち前記高位ＲＯＭ４ｂのアク
セス領域に切り替えるものである。

この第２切り替え手段３では、前記第１切り替え手段２
の初期読みだしのアクセス情報（アドレス情報）を検知
して、つぎの前記高位ＲＯＭ４ｂのアクセス領域に自動
的に切り替えるように構成するものである。

〔作　用〕

本発明では第１図に示すごとくマイクロプロセッサ１か
らの指示により、電源投入時またはリセット時の初期時
に第１切り替え手段２をアクセスして低位ＲＯＭ４ａよ
り初期化情報を先ず読みだし、次ぎに、該第１切り替え
手段が読みだした初期化情報を用いて第２切り替え手段
をアクセスして高位ＲＯＭ４ｂの主プログラムを読みだ
すようにする。

従って初期化情報および主プログラムを同一のＲＯＭ内
に蓄えることが可能となり、かつ低位ＲＯＭと高位ＲＯ
Ｍのアクセス領域の切り替えを自動的に、かつ簡易に行
うことが可となる。

〔実　施　例〕

第２図は、本発明のＲＯＭ切り替え方式の一実施例の構
成を示す図である。図中、１はＣＰＵ、２は第１切り替
え手段である第１スイツチ、３は第２切り替え手段であ
る第２スイツチ、４は低位ＲＯＭ４ａと高位ＲＯＭ４ｂ
をもつＲＯＭである。

本発明の１６ビツトのＣＰＵＩでは、その高度な機能を
サポートするための各処理ベクタを低位のアドレス空間
に持たせるようにし、電源の投入等のシステムの初期時
にこの低位領域のＲＯＭ情報をまず使用してシステムを
初期化した後、本来の処理プログラムである高位領域の
ＲＯＭ領域へ移行するようにする方法をとっている。こ
のため第２図に示すように、ＣＰＵＩはＲＯＭ情報を得
るために、まず第１スイツチ２にアドレス情報を入力し
て第１スイツチ２をオンにして低位ＲＯＭ４ａに書き込
まれた情報の読みだしを行、次ぎにこのＣＰＵＩが低位
ＲＯＭ４ａに書き込まれた情報の読みだすジャンプ命令
を引き出したとき、そのジャンプ命令の後に出力される
アドレス情報を検出して第１スイツチに加えて切り替え
、ＣＰＵＩ→第１スイッチ２−第２スイッチ３→高位Ｒ
ＯＭ４ｂの経路を自動的につくって読みだし経路を切り
替えて高位ＲＯＭ４ｂに書き込まれた情報を読みだしを
行っている。

即ちこの場合、低位ＲＯＭ４ａと高位ＲＯＭ４ｂは同一
のＲＯＭ４の上に実現し、第１スイツチ２により低位ア
ドレスををアクセスし、更に第１スイツチ２によりアク
セスせれて出力するアドレスを切り替えアドレスとして
もちいて第２スイツチ３により高位アドレスをアクティ
ブするようにすれば、実行上二つのＲＯＭを切り替えた
ことと等価とすることができる。

第３図は、本発明の一実施例のＲＯＭの場合のアドレス
空間を示す図である。第３図に示すようにプログラム空
間の配置は、初期プログラムと主プログラムは相隣りに
配置して同一のＲＯＭ上に実現し、初期プログラムの低
位ＲＯＭ４ａと主プログラムの高位ＲＯＭ４ｂの両アド
レスの切り替えは、低位ＲＯＭ４ａをＣＰＵＩがアドレ
スするときに出力したジャンプ命令により高位ＲＯＭ４
ｂに切り替えるように制御をしている。

〔発明の効果〕

以上説明したように本発明によれば、低位ＲＯＭと高位
ＲＯＭを同一のＲＯＭとし、両ＲＯＭの切り替えは、低
位ＲＯＭの読みだしのときのアドレス情報を用いること
により可能となる。

従ってソフト制御による切り替えスイッチは不要となり
、高速切り替えが可能となる。

【図面の簡単な説明】

第１図は本発明の原理構成を示す図、 第２図は本発明のＲＯＭ切り替え方式の一実施例の構成
を示す図、 第３図は本発明の一実施例のＲＯＭのアドレス空間を示
す図、 第４図は従来のＲＯＭ切り替え方式の一実施例の構成を
示す図、 第５図は従来の一実施例のＲＯＭのアドレス空間を示す
図、 である。 ４はＲＯＭ、 ４ａは低位ＲＯＭ、 ４ｂは高位ＲＯＭ、 を示す。 図において ■はマイクロプロセッサ、 ２は第１切り替え手段（第１スイツチ）、３は第２切り
替え手段（第２スイツチ）、オ→も朗のＲＯＭｃｎ管乃
べめ−ハカ矩イ列の艶岬返襄牙、オ図第２図 鴻（欅ζ日目の＆、理羽りぢ×Σバヤ、１じ４第１図 オ嗜基司目の一実力邑イ孕ｊの８０Ｍのアドレス空目と
汀、寸図第３図

Claims (1)

1. 【特許請求の範囲】 マイクロプロセッサ（１）を具備し、マイクロプロセッ
   サ（１）より初期プログラムを蓄えた例えば低位アドレ
   ス空間でアクセスされるＲＯＭ（４ａ）、および主プロ
   グラムを蓄えた例えば高位アドレス空間でアクセスされ
   るＲＯＭ（４ｂ）を同一のＲＯＭ（４）に共有させて、
   該ＲＯＭ（４）をアクセスして読みだす回路において、 電源投入時またはリセット時の初期動作における初期化
   情報を、前記低位ＲＯＭ（４ａ）より得るための初期読
   みだしアクセスを行う第１切り替え手段（２）と、 前記第１切り替え手段（２）の初期読みだしのアクセス
   情報を検知してつぎの前記高位ＲＯＭ（４ｂ）のアクセ
   ス領域に自動的に切り替える第２切り替え手段（３）と
   、 を有することを特徴とするＲＯＭ自動切り替え方式。