JPH0198195A - 半導体メモリのセンスアンプ回路 - Google Patents
半導体メモリのセンスアンプ回路Info
- Publication number
- JPH0198195A JPH0198195A JP62255833A JP25583387A JPH0198195A JP H0198195 A JPH0198195 A JP H0198195A JP 62255833 A JP62255833 A JP 62255833A JP 25583387 A JP25583387 A JP 25583387A JP H0198195 A JPH0198195 A JP H0198195A
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- amplifier circuit
- type
- semiconductor memory
- enhancement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000015654 memory Effects 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体メモリのセンスアンプ回路に関し、特
に半導体メモリセルに流れる電流を検出する電流センス
タイプのセンスアンプ回路に関する。
に半導体メモリセルに流れる電流を検出する電流センス
タイプのセンスアンプ回路に関する。
従来、半導体メモリのセンスアンプ回路としては、電圧
センスタイプと電流センスタイプのセンスアンプがある
。それぞれに応じた使い方があるが、ここでは電流セン
スタイプのセンスアンプについて説明する。
センスタイプと電流センスタイプのセンスアンプがある
。それぞれに応じた使い方があるが、ここでは電流セン
スタイプのセンスアンプについて説明する。
第３図は従来の一例を説明するためのかかる電流センス
タイプのセンスアンプ回路図である。
タイプのセンスアンプ回路図である。
第３図に示すように、このセンスアンプ回路において、
エンハンスメントＰ型トランジスタＰ１とＰ！及びＰ３
とＰ４はそれぞれカレントミラー回路を構成しておシ、
一方エンハンスメントＮ型トランジスタＮ２とＮ３．
Ｎ４とはダミーセルに流れる基準電流をメモリーセルに
流れる電流の１／２になるように設定されている。この
電流センスタイプのセンスアンプ回路において、前記ダ
ミーセルにエンハンスメントＮ型トランジスタＮ、を介
して流れるｔａＲ，とメモリーセルにエンハンスメン）
Ｎ型トランジスタＮ１を介して流れる電流との比を変え
る場合は、製造工程上で行う必要があり、例えばコンタ
クト形成工程あるいはその前の拡散層形成工程のマスク
を変更することによシミ流比の設定あるいは変更を行っ
ている。
エンハンスメントＰ型トランジスタＰ１とＰ！及びＰ３
とＰ４はそれぞれカレントミラー回路を構成しておシ、
一方エンハンスメントＮ型トランジスタＮ２とＮ３．
Ｎ４とはダミーセルに流れる基準電流をメモリーセルに
流れる電流の１／２になるように設定されている。この
電流センスタイプのセンスアンプ回路において、前記ダ
ミーセルにエンハンスメントＮ型トランジスタＮ、を介
して流れるｔａＲ，とメモリーセルにエンハンスメン）
Ｎ型トランジスタＮ１を介して流れる電流との比を変え
る場合は、製造工程上で行う必要があり、例えばコンタ
クト形成工程あるいはその前の拡散層形成工程のマスク
を変更することによシミ流比の設定あるいは変更を行っ
ている。
上述した従来のセンスアンプ回路は、ダミーセルとメモ
リーセルの電流の比を変える場合、コンタクト形成工程
あるいは拡散層形成工程のマスクを変更することによシ
行っているが、この電流比は半導体メモリのデジット線
長やメモリーセルのディメンション等によシ最適値が異
なシ、設計完了後に変更を要することがしばしば発生す
る。しかるに、ＲＡＭ−？ＥＦＲＯＭなどの半導体メモ
リ回路ではどのマスク工程を変更しても有利おるいは不
利の差は生じないが、特にマスクＲＯＭにおいては、設
計完了後に製作されるコード工程（ＲＯＭの内容を決め
る工程）のマスクで１ｉｔｌＩＥ比を変更出来ないとい
う欠点がある。
リーセルの電流の比を変える場合、コンタクト形成工程
あるいは拡散層形成工程のマスクを変更することによシ
行っているが、この電流比は半導体メモリのデジット線
長やメモリーセルのディメンション等によシ最適値が異
なシ、設計完了後に変更を要することがしばしば発生す
る。しかるに、ＲＡＭ−？ＥＦＲＯＭなどの半導体メモ
リ回路ではどのマスク工程を変更しても有利おるいは不
利の差は生じないが、特にマスクＲＯＭにおいては、設
計完了後に製作されるコード工程（ＲＯＭの内容を決め
る工程）のマスクで１ｉｔｌＩＥ比を変更出来ないとい
う欠点がある。
本発明の目的は、かかるメモリーセルとダミーセルとに
流れる電流の比を変更しうる半導体メモリのセンスアン
プ回路を提供することにある。
流れる電流の比を変更しうる半導体メモリのセンスアン
プ回路を提供することにある。
〔問題点を解決するための手段〕
本発明のセンスアンプ回路は、エンハンスメントＮ型ト
ランジスタと直列にイオン注入を行ったデプレ、シヲン
Ｎ型トランジスタを接続し、前記ダミーセルとメモリー
セルとの電流比を変更しつるように構成される。
ランジスタと直列にイオン注入を行ったデプレ、シヲン
Ｎ型トランジスタを接続し、前記ダミーセルとメモリー
セルとの電流比を変更しつるように構成される。
第１図は本発明の第一の実施例を説明するためのセンス
アンプ回路図である。
アンプ回路図である。
第１図に示すように、かかるセンスアンプ回路は第３図
に示す従来のセンスアンプ回路に加え、エンハンスメン
トＮ型トランジスタＮｘおよびＮ３゜Ｎ４． Ｎ、に直
列にそれぞれイオン注入を行ったデプレッションＮ型ト
ランジスタＤ、およびＤ３．Ｄ４゜Ｄ、を接続して１１
ｇする。これによシメモリーセルとダミーセルとに流れ
る電流の電流比を１／３に変更することができる。また
、デブレッシ冒ンＮ凰トランジスタＤｓにはイオン注入
を行わずに、その他のり、およびり１． Ｄ４にイオン
注入を行えば、メモリーセルとダミーセルとに流れる電
流の電流比をｌ／２とすることができる。
に示す従来のセンスアンプ回路に加え、エンハンスメン
トＮ型トランジスタＮｘおよびＮ３゜Ｎ４． Ｎ、に直
列にそれぞれイオン注入を行ったデプレッションＮ型ト
ランジスタＤ、およびＤ３．Ｄ４゜Ｄ、を接続して１１
ｇする。これによシメモリーセルとダミーセルとに流れ
る電流の電流比を１／３に変更することができる。また
、デブレッシ冒ンＮ凰トランジスタＤｓにはイオン注入
を行わずに、その他のり、およびり１． Ｄ４にイオン
注入を行えば、メモリーセルとダミーセルとに流れる電
流の電流比をｌ／２とすることができる。
第２図は本発明の第二の実施例を説明するためのセンス
アンプ回路図である。
アンプ回路図である。
第２図に示すように、第二の実施例の回路はそれぞれメ
モリーセル側のエンハンスメン）Ｎ型トランジスタＮ、
、Ｎ３とデプレッションＮ型トランジスタＤ、、Ｄ３と
の対を２組としダミーセル側のエンハンスメントＮｆｆ
）ランジスタＮ、〜Ｎ書とデプレッションＮｆｉトラン
ジスタＤ４〜Ｄ９との対を６組としたものである。
モリーセル側のエンハンスメン）Ｎ型トランジスタＮ、
、Ｎ３とデプレッションＮ型トランジスタＤ、、Ｄ３と
の対を２組としダミーセル側のエンハンスメントＮｆｆ
）ランジスタＮ、〜Ｎ書とデプレッションＮｆｉトラン
ジスタＤ４〜Ｄ９との対を６組としたものである。
かかる構成のセンスアンプ回路によれば、メモリーセル
およびダミーセルの電流比を２／６ （１／３ ） 。
およびダミーセルの電流比を２／６ （１／３ ） 。
２１５．２／４（１／２）、２／３と細かく変更するこ
とが出来る。
とが出来る。
以上説明したように、本発明の半導体メモリのセンスア
ンプ回路は、デプレッション型ＭＯＳトランジスタを形
成することによシ、半導体メモリ回路、すなわちマスク
ＲＯＭを迅速に開発することができ、特にメモリーセル
とダミーセルとの電流比をイオン注入の際に容易に変更
することができるという効果がある。
ンプ回路は、デプレッション型ＭＯＳトランジスタを形
成することによシ、半導体メモリ回路、すなわちマスク
ＲＯＭを迅速に開発することができ、特にメモリーセル
とダミーセルとの電流比をイオン注入の際に容易に変更
することができるという効果がある。
第１図は本発明の第一の実施例を説明するためのセンス
アンプ回路図、第２図は本発明の第二の実施例を説明す
るためのセンスアンプ回路図、第３図は従来の一例を説
明するだめのセンスアンプ回路図である。 Ｎ、〜Ｎ１ｏ・・・・・・エンハンスメントＮｕ）ラン
ジスタ、Ｐ１〜Ｐ４・・・・・・エンハンスメン）Ｐａ
）ランジスタ、Ｄｚ〜Ｄ９・・・・・・テフレ、シ薔ン
Ｎ型トランジスタ。 代理人 弁理士 内 原 晋
アンプ回路図、第２図は本発明の第二の実施例を説明す
るためのセンスアンプ回路図、第３図は従来の一例を説
明するだめのセンスアンプ回路図である。 Ｎ、〜Ｎ１ｏ・・・・・・エンハンスメントＮｕ）ラン
ジスタ、Ｐ１〜Ｐ４・・・・・・エンハンスメン）Ｐａ
）ランジスタ、Ｄｚ〜Ｄ９・・・・・・テフレ、シ薔ン
Ｎ型トランジスタ。 代理人 弁理士 内 原 晋
Claims (1)
- メモリーセルに流れる電流を検出する電流センスタイプ
の半導体メモリ回路のセンスアンプ回路において、エン
ハンスメントＮ型トランジスタに直列にイオン注入を行
ったデプレッションＮ型トランジスタを接続し、メモリ
ーセルおよびダミーセルに流れる電流の比を変更しうる
ことを特徴とする半導体メモリのセンスアンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25583387A JPH0719479B2 (ja) | 1987-10-09 | 1987-10-09 | 半導体メモリのセンスアンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25583387A JPH0719479B2 (ja) | 1987-10-09 | 1987-10-09 | 半導体メモリのセンスアンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0198195A true JPH0198195A (ja) | 1989-04-17 |
| JPH0719479B2 JPH0719479B2 (ja) | 1995-03-06 |
Family
ID=17284235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25583387A Expired - Lifetime JPH0719479B2 (ja) | 1987-10-09 | 1987-10-09 | 半導体メモリのセンスアンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719479B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04163796A (ja) * | 1990-10-26 | 1992-06-09 | Nec Ic Microcomput Syst Ltd | センスアンプ回路 |
| JPH04177695A (ja) * | 1990-11-09 | 1992-06-24 | Nec Ic Microcomput Syst Ltd | 半導体メモリ |
| JP2009129472A (ja) * | 2007-11-20 | 2009-06-11 | Toshiba Corp | 半導体記憶装置 |
| US7639543B2 (en) | 2006-12-18 | 2009-12-29 | Spansion Llc | High speed cascode circuit with low power consumption |
-
1987
- 1987-10-09 JP JP25583387A patent/JPH0719479B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04163796A (ja) * | 1990-10-26 | 1992-06-09 | Nec Ic Microcomput Syst Ltd | センスアンプ回路 |
| JPH04177695A (ja) * | 1990-11-09 | 1992-06-24 | Nec Ic Microcomput Syst Ltd | 半導体メモリ |
| US7639543B2 (en) | 2006-12-18 | 2009-12-29 | Spansion Llc | High speed cascode circuit with low power consumption |
| JP2009129472A (ja) * | 2007-11-20 | 2009-06-11 | Toshiba Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0719479B2 (ja) | 1995-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4578703B2 (ja) | 演算増幅器 | |
| JPH0198195A (ja) | 半導体メモリのセンスアンプ回路 | |
| JP2003332456A (ja) | 分割抵抗回路、及び、半導体装置 | |
| JPH04164371A (ja) | 半導体集積回路 | |
| JPS5937858B2 (ja) | 半導体装置およびその製法 | |
| JPS63115407A (ja) | 単一のチャンネル極性のｍｏｓトランジスターを利用する差動増幅器 | |
| JPS63169113A (ja) | 半導体集積回路 | |
| JPH04163962A (ja) | 半導体集積回路 | |
| JPS61256819A (ja) | 電圧検出回路 | |
| JPH0548022A (ja) | 半導体装置 | |
| JP2734531B2 (ja) | 論理回路 | |
| JPH03104158A (ja) | Ｃｍｏｓ型半導体装置 | |
| KR930008531B1 (ko) | 씨모스 반전기 | |
| JPS5839064A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPS60167375A (ja) | 半導体装置 | |
| JPS59121512A (ja) | Ｍｏｓ電源切断回路 | |
| JPH05266686A (ja) | 半導体装置 | |
| JPH0992823A (ja) | 半導体装置及びその製造方法 | |
| JPH0210904A (ja) | Ｍｏｓ差動増幅回路 | |
| JPH0377537B2 (ja) | ||
| JPH0738547B2 (ja) | 演算増幅器 | |
| JPS61242419A (ja) | 三値入力弁別回路 | |
| JPS62217494A (ja) | 半導体記憶装置 | |
| JPS5580347A (en) | Negative resistance semiconductor element | |
| JPS62271458A (ja) | 半導体集積回路 |