JPH0192839A - メモリリードインターフェース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリリードインターフェース回路に関し、特
にデータフロープロセッサからメモリに対する読出し書
込みの動作を実行するメモリインターフェースに関する
。

〔従来の技術〕

従来、データフロープロセッサとして日本電気株式会社
製μＰＤ７２８１がある。またデータフロープロセッサ
を用いた演算処理システムにおけるメモリリードインタ
ーフェース回路を含むものとして、日本電気株式会社製
μＰＤ９３０５がある。このμＰＤ９３０５のメモリリ
ードアクセス動作についてまず説明する。

μＰＤ９３０５はデータフロ一方式でデータ転送および
演算処理を行っており、入出力されるデータはトークン
と呼ばれる。

トークンはデータ値を持つデータ部と、このデータ部の
意味を示す識別子と、トークンの行き先を示すデスティ
ネーションタグなどとから構成された組データである。

例えばメモリ読出しの場合には、読出しアドレスである
データ部と、読出しデータの行き先を示すデスティネー
ション情報および読出しデータが有すべき識別子情報を
持つ識別子と、メモリリードインターフェース回路を行
き先とするデスティネーションタグとを有する読出しア
ドレスト−クンをメモリリードイン−ターフエース回路
に入力する。

メモリリードインターフェース回路は内部にアドレスレ
ジスタ、リードデータレジスタ、デスティネーションレ
ジスタ、識別子レジスタを有しており、読出しアドレス
ト−クンが入力されると、そのデータ部の読出しアドレ
スをアドレスレジスタに、識別子に含まれるデスティネ
ーション情報をデスティネーションレジスタに、同じく
識別子に含まれる識別子情報を識別子レジスタに設定し
保留させて、メモリに対する読出し動作を実行し、読出
しデータをリードデータレジスタに設定し保持させる。

次に、メモリリードインターフェース回路は、リードデ
ータレジスタの値をデータ部として、デスティネーショ
ンレジスタの値をデスティネーションとして、識別子レ
ジスタの値を識別子として有するトークンを出力して続
出し動作を終了する。

μＰＤ９３０５はメモリ書込み動作のためのメモリライ
トインターフェース回路も備えているが、ここでは直接
関係しないので説明は省略する。

以上のように、メモリ読出しの場合は読出しアドレスト
−クンの識別子に読出しデータトークンのデスティネー
ションタグと識別子とを与える情報を持たせている。す
なわち、７ビツトの読出しアドレスト−クンの識別子の
うち、下位４ビツトが続出しデータトークンの識別子の
下位４ビツトとなり、上位３ビツトが読出しデータトー
クンのデスティネーションタグの下位側３ビツトとなる
。

なお、読出しデータトークンの識別子およびデスティネ
ーションタグの残りのビットは、固定値が与えられる。

また読出しアドレスト−クン１つの入力あたり１つの読
出しデータトークンが出力される１人力１出力関係にあ
る。

〔発明が解決しようとする問題点〕

ところで、上述したようなデータフロープロセッサから
メモリに対する読出し動作を行うメモリリードインター
フェース回路を用いたシステムにおいて、配列の順次ア
クセスを必要とする処理を行う場合を考える。例えば、
１画素が整数値である画像が配列としてメモリ内にある
とき、各画素毎にその値がしきい値を超えているかによ
って論理値を出力するスレショルド処理のような場合に
、このような読出しアクセスが生じる。このとき、読出
しアドレスは等差数列になり、これらは配列の要素毎に
１対１にデータフロープロセッサで計算されて、メモリ
リードインターフェース回路に入力される。そして、読
出しアドレスト−クンは複数のデータフロープロセッサ
とメモリリードインターフェース回路とを一方向性のリ
ング状に接続したバスにより転送される。このバスは複
数のデータフロープロセッサメモリをアクセスするとき
に共通に利用される。メモリへの書込みのためのトーク
ンがメモリライトインターフェース回路への入力によっ
てメモリへの書込み動作後に消滅してしまうのに対し、
メモリリードインターフェース回路では入力と出力が１
対１になっている。

このためメモリへのインターフェース回路の出力側が読
出しデータトークンだけが転送されるのに比べて、メモ
リへのインターフェース回路の入力側には読出しアドレ
スト−クンに加えて、書込みデータトークン、書込みア
ドレスト−クンも転送されるので、トークンの転送量が
多くなる。従ってデータフロープロセッサには演算能力
があるにもかかわらず、メモリのインターフェース回路
への入力が処理のボトルネックとなってしまう場合が生
じる問題があった。また、データフロープロセッサ内部
でアドレス計算を行う分だけ演算処理能力をとられるの
で、できるだけアドレス計算の負担を減らしたいという
要求もある。

本発明の目的は、データフロープロセッサでのアドレス
計算の負担を軽減し、読出しアドレスト−クンのリング
バス転送量が少なく、システムとしての処理能力が向上
するメモリリードインターフェース回路を提供すること
にある。

〔問題点を解決するための手段〕

本発明は、リング状に接続された複数のデータフロープ
ロセッサとメモリとに接続され、データフロープロセッ
サから入力されるトークンの指示により、前記メモリに
対して読出し動作を実行するメモリリードインターフェ
ース回路において、前記メモリへ読出しの信号を出力す
るメモリアクセス制御部と、 前記メモリにアドレスを出力するアドレスレジスタと、 前記メモリからの読出しデータを保持するデータレジス
タと、 入力トークンが設定トークンであるときは前記入力トー
クンの識別子の値に応じて、そのうちの１つを選択して
前記入力トークンのデータ値を設定し、入力トークンが
読出しトークンである時には設定値を出力するタグレジ
スタファイル、カウントレジスタファイル、増分レジス
タファイルと、前記読出しトークンの入力で、ゼロから
順にメモリアクセスの周期でカウントアツプを行うカウ
ンタと、 前記アドレスレジスタの出力と前記増分レジスタファイ
ルの出力との加算を行って、読出しアドレスを次々と計
算するアダーと、 前記読出しトークンの入力で、メモリアクセスの第１周
期にだけ前記入力トークンのデータ値側を選択し、第２
周期以降では前記アダーの出力値側を選択して前記アド
レスレジスタに出力するマルチプレクサと、 前記カウンタの値が前記カウントレジスタファイルの出
力値に達するまで前記メモリアクセス制御部にメモリア
クセスを行わせる制御信号を出力するコンパレータと、 トークンの入力によって前記メモリアクセス制御部の動
作を開始させ、前記タグレジスタフアイル。カウントレ
ジスタファイル、増分レジスタファイルのそれぞれの設
定や前記マルチプレクサを制御する入力制御部と、 前記タグレジスタファイル、データレジスタ。

メモリアクセス制御部の出力から出力トークンを生成す
る出力制御部とを備えることを特徴としている。

〔作用〕

本発明のメモリリードインターフェース回路は、メモリ
のリード全開始する初項アドレスから等差数列のアドレ
ス列を生成する機能を有し、１つの初項アドレスの入力
で連続して複数のメモリ読出しを行う機能を存している
。アドレス列の等差は増分レジスタファイルに設定保持
されて、アダーによって等差数列が出力される。マルチ
プレクサは初項アドレスを入力してアドレスレジスタに
設定し、メモリアクセスの第２周期以降はアダー出力側
を選択入力してアドレスレジスタに出力する。

連続して読み出す語数はカウントレジスタファイルに設
定保持しておき、アドレス生成のカウント数がカウント
レジスタファイルの値に達したか否かをコンパレータで
判定するごとにより、メモリアクセス制御部に対してメ
モリアクセス回数を与える。読み出したデータをトーク
ンとして出力する際には、出力制御部がタグレジスタフ
ァイルに設定保持したデスティネーションタグや識別子
と組み合わせて、読出しデータトークンを生成する。

以上のように初項アドレスだけの入力となるので、メモ
リリードインターフェース回路のトークン入力数を凍ら
すことができ、カウントレジスタファイルに設定する値
Ｎに対して１／Ｈの読出しアドレスト−クンで済む。さ
らにアドレス計算の一部をメモリリードインターフェー
ス側で行うため、データフロープロセッサ側における演
算処理量が減り、システムとしてより効率よくメモリア
クセスを行う処理が可能となる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。

メモリリードインターフェース回路１０は、入力制御部
２１．カウンタ２２．カウントレジスタファイル２３．
コンパレータ２４．メモリアクセス制御部２５゜増分レ
ジスタファイル２６．マルチプレクサ２７．アドレスレ
ジスタ２８．アダー２９．データレジスタ３０゜タグレ
ジスタフアイル３１．出力制御 成されている。

データフロープロセッサ１２，　１３．　１４は、入力
制御部２１，出力制御部３２によってメモリリードイン
ターフェース回路１０とリング状に信号線２００，　２
０１。

２０２、　２０３により接続されている。

メモリ１１は、アドレスレジスタ３８，メモリアクセス
制御部２５，データレジスタ３０にそれぞれ接続されて
いる。

メモリリードインターフェース回路１０の入力制御部２
■には、データフロープロセッサ１２からトークンが入
力される。入力制御部２１は入力トークンの識別子に応
じて、タグレジスタファイル３１の設定、カウンタ２２
の初期化、メモリアクセス制御部２５の動作の開始、カ
ウントレジスタファイル２３の設定、増分レジスタファ
イル２６の設定、マルチプレクサ２７への入力指示のそ
れぞれを行うものであり、データ値が信号線１００、動
作制御信号が信号線１０１、レジスタファイル選択信号
が信号線１１３を介してタグレジスタ３１等へ接続され
ている。カウントレジスタファイル２３の出力とカウン
タ２２の出力は信号線１０３．　１０２によってコンパ
レータ２４に接続されており、更にコンパレータ２４の
出力が信号線１０４によってメモリアクセス制御部２５
に接続されている。メモリアクセス制御部２５は信号′
ｆＩｉＡ１０５を介して、アドレスレジスタ２８，メモ
１月１，データレジスタ３０，出力制御部３２に接続さ
れている。

マルチプレクサ２７の入力は信号線１００．　１０９と
により入力制御部２１とアダー２９に接続され、選択人
力は信号線１０１により入力制御部２１に、出力は信号
線１０７によりアドレスレジスタ２８に接続されている
。アダー２９の人力は増分レジスタファイル２６とアド
レスレジスタ２８とに信号線１０６，　１０８を介して
接続されている。アドレスレジスタ２８の出力は信号線
１０８を介してアダー２９とメモ１月１に接続されてい
る。データレジスタ３０はメモリ１１と信号線１１０に
より接続され、出力は信号線１１２により、タグレジス
タファイル３１の出力と共に出力制御部３２に接続され
ている。

次に、このメモリリードインターフェース回路１０の動
作について具体的に説明する。

入力制御部２１に人力したトークンはその識別子によっ
て、レジスタファイルの設定用トークンが読出しアドレ
スト−クンであるかを調べられる。

レジスタファイル設定用のｌ・−クンであったならば、
信号線１０１に設定値として入力トークンのデータ値が
出力され、信号線１００によりタグレジスタファイル３
１，カウントレジスタフアイル３２，増レジスタファイ
ルの一部に設定保持される。入力トークンが読出しアド
レスト−クンであったならば、入力トークンのデータ値
はマルチプレクサ２７に信号線１００を介して入力され
、初項アドレスとされる。さらに入力制御部２１からは
信号線１０１を介して動作制御信号を出力し、カウンタ
２２を初期化し、メモリアクセス制御部２５の動作を開
始させ、マルチプレクサ２７で初項アドレスとして入力
したデータ値をとるため、信号線１００側を選択させる
。

これ以後はメモリアクセスの周期に同期して動作する。

また信号線１１３には入力したトークンの識別子に応じ
て、各レジスタファイルに保持した値を出力させ制御信
号が出力される。カウンタ２２はメモリアクセスの周期
に同期してカウントアツプを行い、カウント値を信号線
１０２に出力する。コンパレータ２４は信号綿１０３か
らのカウントレジスタファイル２３の出力とカウンタ２
２のカウント値を比較して、一致したか否かを信号線１
０４へ出力する。メモリアクセス制御部２５は動作を開
始してから、信号線１０４から一致を知らされるまで、
アドレスを順次計算しながらメモリ読出しアクセスを行
い、読出したデータを読出したデータトークンとして出
力させる制御を、信号線１０５を介してアドレスレジス
タ２８．メモリ１１．データレジスタ３０゜出力制御部
３２に対して行う。

マルチプレクサ２７の出力は信号線１０７を介してアド
レスレジスタ２８に入力され、信号線１０８を介してメ
モリ１１にアクセスアドレスとして出力されると同時に
、アダー２９にも入力される。アダー２９は増分レジス
タファイル２６からの増分値を加算して、次のアクセス
アドレスを計算し、信号線１０９を介してマルチプレク
サ２７に入力させる。マルチプレクサ２７ではメモリア
クセスの第２周期以降は信号線１０９側を入力として選
択させることで、アドレスレジスタ２８に設定させる値
は、入力トークンのデータ値を初項として、増分レジス
タファイルの出力を等差とする等差数列が得られ、メモ
リ１１の読出しアドレスとされる。メモリ１１から読出
されたデータは信号線１１０によりデータレジスタ３０
に入力される。出力制御部３２は、タグレジスタファイ
ル３１とデータレジスタ３０から出力する読出しデータ
トークンのデスティネーションと識別子、ならびにデー
タ値をそれぞれ信号線１１２によって入力し、リング状
のバス信号線２００に読出しデータトークンとして出力
する。

〔発明の効果〕

以上説明したように、本発明によれば、メモリからデー
タの順次読出しを行う処理において、１つの読出しアド
レスト−クンによって、そのアドレスを初項とし、等差
数列で表現されるアドレスの複数データを読出し、読出
しトークンとしてデータフロープロセッサが受けとれる
ようになる。

従って、データフロープロセッサ側のアドレス計算の負
担が軽くなり、メモリリードインターフェース回路へ入
力されるトークン数が減るため、リング状バスでの演算
データの転送能力が向上し、システムの処理能力を高め
ることができる。特に画像処理等でのラスクスキャンア
ドレスによる読出しのような場合に有効である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 １０・・・・・メモリリードインターフェース回路 １１・・・・・メモリ １２、１３．１４・・・プロセッサ ２１・・・・・入力制御部 ２２・・・・・カウンタ ２３・・・・・カウントレジスタファイル２４・・・・
・コンパレータ ２５・・・・・メモリアクセス制御部 ２６・・・・・増分レジスタファイル ２７・・・・・マルチプレクサ ２８・・・・・アドレスレジスタ ２９・・・・・アダー ３０・・・・・データレジスタ ３１・・・・・タグレジスタファイル ３２・・・・・出力制御部 １００〜１１０．１１２．１１３．２００〜２０３・・
・信号線 代理人　弁理士　　岩　佐　　義　幸

Claims (1)

【特許請求の範囲】
1. （１）リング状に接続された複数のデータフロープロセ
   ッサとメモリとに接続され、データフロープロセッサか
   ら入力されるトークンの指示により、前記メモリに対し
   て読出し動作を実行するメモリリードインターフェース
   回路において、 前記メモリへ読出しの信号を出力するメモリアクセス制
   御部と、 前記メモリにアドレスを出力するアドレスレジスタと、 前記メモリからの読出しデータを保持するデータレジス
   タと、 入力トークンが設定トークンであるときは前記入力トー
   クンの識別子の値に応じて、そのうちの１つを選択して
   前記入力トークンのデータ値を設定し、入力トークンが
   読出しトークンである時には設定値を出力するタグレジ
   スタファイル、カウントレジスタファイル、増分レジス
   タファイルと、前記読出しトークンの入力で、ゼロから
   順にメモリアクセスの周期でカウントアップを行うカウ
   ンタと、 前記アドレスレジスタの出力と前記増分レジスタファイ
   ルの出力との加算を行って、読出しアドレスを次々と計
   算するアダーと、 前記読出しトークンの入力で、メモリアクセスの第１周
   期にだけ前記入力トークンのデータ値側を選択し、第２
   周期以降では前記アダーの出力値側を選択して前記アド
   レスレジスタに出力するマルチプレクサと、 前記カウンタの値が前記カウントレジスタファイルの出
   力値に達するまで前記メモリアクセス制御部にメモリア
   クセスを行わせる制御信号を出力するコンパレータと、 トークンの入力によって前記メモリアクセス制御部の動
   作を開始させ、前記タグレジスタファイル、カウントレ
   ジスタファイル、増分レジスタファイルのそれぞれの設
   定や前記マルチプレクサを制御する入力制御部と、 前記タグレジスタファイル、データレジスタ、メモリア
   クセス制御部の出力から出力トークンを生成する出力制
   御部とを備えることを特徴とするメモリリードインター
   フェース回路。