JPH0191476A - フォトダイオードアレイ - Google Patents

フォトダイオードアレイ

Info

Publication number
JPH0191476A
JPH0191476A JP62250188A JP25018887A JPH0191476A JP H0191476 A JPH0191476 A JP H0191476A JP 62250188 A JP62250188 A JP 62250188A JP 25018887 A JP25018887 A JP 25018887A JP H0191476 A JPH0191476 A JP H0191476A
Authority
JP
Japan
Prior art keywords
layered semiconductor
semiconductor region
substrate
layer
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62250188A
Other languages
English (en)
Inventor
Shuichiro Yamaguchi
周一郎 山口
Yukio Iitaka
幸男 飯高
Takeshi Matsumoto
武志 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP62250188A priority Critical patent/JPH0191476A/ja
Publication of JPH0191476A publication Critical patent/JPH0191476A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、同一基板上に複数のフォトダイオードが接
続されてなるフォトダイオードプレイに関するものであ
る。
〔背景技術〕
フォトダイオード等の光起電力素子を用いて高電圧を発
生させるためには、複数の素子を直列に接続して素子ア
レイを構成する必要がある。たとえば、フォトダイオー
ドの場合、一つのセルにより発生できる電圧は、せいぜ
い0.5〜0.7■であるから、実用レベルの電圧を得
ようとすると、少なくとも数個以上のフォトダイオード
を直列に接続してフォトダイオードアレイを構成しなけ
ればならないのである。
このようなフォトダイオードアレイとなる複数のフォト
ダイオードは、取り扱いや製造上の観点から、一つの基
板上に形成される(ワンチップ化される)ことが望まし
い。
複数のフォトダイオードを同一基板上に形成して前記フ
ォトダイオードアレイを構成する場合、各フォトダイオ
ードが互いに干渉しあうのを防ぐため、一般に、絶縁層
分離基板(Dielectric Is。
Iation、以下rDI基板」と記す)が用いられて
いる。
DII基板、第3図にみるように、ポリシリコン等から
なる支持体層7上に、絶縁層8で分離された複数の分離
島9・・・が形成されてなるものである。
このようなりI基板は、概略下記のようにして製造され
る。
まず、各分離島9・・・となる半導体単結晶基板の表面
に分離のための溝を形成したあと、この溝が形成された
側の基板表面に絶縁層8を形成し、その上に、前記支持
体層7となるポリシリコンを堆積する。そして、前記半
導体単結晶基板を、前記支持体層7が形成された側とは
反対側の表面から、前記溝の底部が露出するまで研匿す
れば、半導体単結晶基板が複数の分離島9・・・に分離
されて、DII基板完成する。
フォトダイオードアレイD A z は、上記のような
りI基板の各分離島9・・・内に、不純物拡散層10を
形成する等してフォトダイオードD4となるPN接合が
形成され、各PN接合が、図にのるように、絶縁層11
を介してDI基板表面に積層された電極層12・・・に
よって繋がれることで構成されるようになっている。
このような構造によれば、各フォトダイオードD4・・
・は、分離島9・・・を分離する前記絶縁層8によって
一つずつが電気的に完全に分離されるため、各フォトダ
イオードD4の互いに干渉しあうことが防がれるのであ
る。
ところ力く、このようなり1基1反においては、■ 支
持体層たるポリシリコン層の堆積時等の工程において、
基板にそりが発生し゛、その後の研磨工程で分離島を作
る際、各分離島9・・・の容積がばらついて、その中に
形成される各フォトダイオードD4の出力、ひいては、
フォトダイオードアレイDA、全体の出力を一定にでき
なくなる、■ 溝の形成、研磨等、多くの工程を必要と
するため、コストが高くついてしまう、 等の問題がある。
〔発明の目的〕
この発明は、上記事情に鑑みてなされたものであって、
上記のような問題を有するD1基板を用いることなく、
複数のフォトダイオードをワンチップ化することのでき
るフォトダイオードアレイを提供することを目的として
いる。
〔発明の開示〕
上記目的を達成するため、この発明は、2種の極性を有
する層状半導体領域が交互に複数積層され、基板最上層
の層状半導体領域から下層へ向かって互いに極性の異な
る2層ずつの層状半導体領域が1組となり、それぞれの
組の2層の間の接合によってフォトダイオードが上下方
向に複数構成されるようになっている半導体基板に対し
、この基板面を二つの部分に区切るような形状を有し、
基板最上層の層状半導体領域より下のそれぞれの層状半
導体領域に達する複数の溝が、達する層状半導体領域の
深さの順に形成されていて、前記最上層より一層下の層
状半導体領域に達する溝から順に、交互に、その表面が
絶縁層と導電層とで覆われており、上側のフォトダイオ
ードとなる1組の層状半導体領域のうちの下側の層状半
導体領域が、その直下に形成された別のフォトダイオー
ドとなる1組の層状半導体領域のうちの上側の層状半導
体領域に達する導電層で覆われた溝によって、この下側
のフォトダイオードの上側の層状半導体領域と繋がれ、
かつ、上側のフォトダイオードを構成する1組の層状半
導体領域は、そのうちの下側の層状半導体領域に達する
絶縁層で覆われた溝により、前記導電層で覆われた溝と
の間が遮断されており、複数のフォトダイオードが独立
し、かつ、直列に繋がれてなることを特徴とするフォト
ダイオードアレイを要旨としている。
以下に、この発明を、その一実施例をあられす第1図(
a)、(blを参照しつつ、詳しく説明する。
これらの図にみるように、この実施例のフォトダイオー
ドアレイDA、が形成される半導体基板1は、互いに極
性の異なる層状の半導体領域(P領域、N領域)la〜
1fが交互に積層されてなるものである。このような半
導体基板1は、たとえば、P型である半導体基板la上
に、N型半導体層とP型半導体層とを、交互に積層する
等して形成すればよい。上記各層状半導体領域は、最上
層のそれから下層へ向かって互いに極性の異なる2層ず
つの層状半導体領域が1組となり、それぞれの組の2屓
の間のPN接合によって後述するフォトダイオードD1
、D2、・・・が上下方向に複数構成されるようになっ
ている。
上記のような半導体基板1の表面には、基板内部の各層
1b〜1eに達する溝2b〜2eが形成されている。こ
の溝2b〜2eは、第1図(11)にみるように、それ
ぞれ、環状に閉じられることで基板面を二つの領域、す
なわち、環状の内側と外側に区切るようになっている。
そして、そのような環状に閉じられた溝2b〜2eが、
この実施例では同心状に、深いものから浅いものへと中
心へ向かって、順番に並べられている。
谷溝の表面は、最も浅い溝2eから順に、絶縁層と導電
層で交互に覆われている。つまり、最も浅い溝2eと、
その一つおいて次の溝20は絶縁層3e、3cで覆われ
ており、その間の溝2d。
2bは導電層4d、4bで覆われている。最も浅い溝2
eは、前述したように同心状の最も内側にあり、その溝
2eを覆うように形成された絶縁層3eは延長され、環
状の内側の基板表面にも形成されている。この基板表面
に形成された絶縁層38′は、基板表面を安定化させ、
そこに形成されるフォトダイオードの性能が劣化するこ
とを防止するためのものである。
各層状半導体領域2層ずつの組の間の接合によって構成
されるフォトダイオードの数は、特に限定されないが、
この実施例では、最上層のN型層状半導体領域1「とP
型層状半導体領域1esN型層状半導体領域1dとP型
層状半導体領域1c、N型層状半導体領域1bとP型層
状半導体領域IC、と云うように、層状半導体領域の組
が3組形成されており、そのそれぞれの間のPN接合に
より三つのフォトダイオードD、〜D、が構成されてい
る。
最下層のフォトダイオードD、を構成するN型層状半導
体領域1bとP型層状半導体領域1aのうち、上側のN
型層状半導体領域1bには、前述したように、表面が導
電54bで覆われた溝2bが到達している。この溝2b
は、上記N型層状半導体領域1bの上に積層された、別
のフォトダイオードD2を構成するP型層状半導体領域
ICとも接しているため、それによって、両層状半導体
領域IC11bは短絡される。それとともに、前記P型
層状半導体領域1cには、表面が絶縁層3Cで覆われた
溝20が、このP型層状半導体領域ICと、その上のN
型層状半導体領域1dとによって構成されたフォトダイ
オードD2と、前記溝2bとの間を遮断するように設け
られており、それによって、両フォトダイオードD、 
、D、は接続されている。
上記のように、フォトダイオードD2を前記溝2bと遮
断するのは、フォトダイオードD2を構成する両層状半
導体領域1c、1dの間が導電Tヨ4bによって短絡し
てしまい、PN接合としてHhかなくなるのを防ぎ、フ
ォトダイオードD2の独立を確保するためである。
フォトダイオードD2と、その上のフォI・ダイオード
D、との接続も、上記と同様にして行われる。
すなわち、フォトダイオードD2の上側の層状半導体領
域1dに達する溝2dの表面を覆う導電層4dによって
、この層状半導体領域1dと、その上の層状半導体領域
leとの短絡がなされる。
それとともに、層状半導体領域1eに達する溝2eの表
面を覆う絶縁F33eによって、フォトダイオードD、
と導電54dとの間が遮断されることで、フォl−ダイ
オードD8の独立を確保しつつ、両フォトダイオードD
=、Dsの接続がなされるのである。
上記のようにして、基板内部のフォトダイオードD、 
、D、・・・を直列に接続すれば、フォトダイオードア
レイDA、が完成する。
このような、フォトダイオードアレイDA、は、基板1
表面の絶縁R3e’上に形成され層状半導体領域1fと
接続された電極5と、図示していないが、基板1裏面に
形成され層状半導体領域1aに接続された電極とによっ
て、外部と接続されるようになっている。
上記のような、この実施例のフォトダイオードアレイに
よれば、DI基板を用いることなしに、フォトダイオー
ドの独立を保ちつつ、複数のフォトダイオードをワンチ
ップ化することができるようになる。
なお、これらの図にみるように、フォトダイオードD、
〜D、は、谷溝の位置関係上、どうしても、下層のもの
程、上層のものに較べて、その有効面積(光を受けるこ
とのできる面積)が大きくなる。
このような構造は一見不都合に見えるが、直列のフォト
ダイオードアレイの場合、その出力型r’Atが、各フ
ォトダイオードのうち、最も値の小さいフォトダイオー
ドの出力電流によって規定されることを考えると、好ま
しい構造であると云える。
すなわち、このように光の届きにくい下層のフォトダイ
オード程、有効面積が大きくなる構造であれば、光が不
足して下層のフォトダイオードの出力電流が極端に小さ
くなることは防止され、延いては、フォトダイオードア
レイ全体の出力電流が極端に小さくなることも防止され
るのである。
上記のような、この実施例のフォトダイオードアレイを
製造する方法は、特に限定されないが、たとえば、第2
図(a)〜telに示した製造方法によれば、より少な
い工程で、効率よく、フォトダイオードアレイを製造す
ることができる。
まず、互いに極性の異なる層状の半導体領域1a〜1f
が交互に積層されてなる半導体基板1を、前述したよう
な方法で製造し、その表面を酸化する等して、マスクと
なる酸化膜を形成する。そして、この酸化膜の、前記溝
2b〜2eが形成される部分に開口6b〜6eを形成し
て、第2図(a)にみるように、マスク6を形成する。
つぎに、上記マスク6を介して基板1の表面から、結晶
方向によってエツチング速度の異なる、いわゆる、異方
性エツチングを行い、それぞれの層状半導体領域1b〜
1eに達する7字型の溝2b〜2eを形成する。そして
、表面のマスク6を除去すれば、第2図(blにみる状
態となる。
この異方性エツチングによれば、前記マスク6に形成す
る開口6b〜6eの幅を調整することにより、谷溝2b
〜2eを所定の深さに形成することができる。これは、
異方性エツチングによって形成される7字状の溝が、基
板の結晶方向が同一であれば、大きさは異なるものの、
常に同一形状に形成されることを利用したものである。
すなわち、7字状の溝の幅と深さとの間には一定の比例
関係が存在しており、その幅を規定すれば、自ずとその
深さが決定される。したがって、上記のような異方性エ
ツチングによれば、1回のエツチング速度で、前述した
ように、それぞれ、異なった深さを有する多数の溝を形
成できるようになるのである。
つぎに、上記のようにして溝2b〜2eが形成された基
板1の表面を酸化する等して、基板lの全面に絶縁層3
を形成しく第2図fc))、不要部分を除去すれば、第
2図(d)にみるように、各絶縁層3c、3e、3e′
が形成される。
このあと、この絶縁層3C・・・の上に、基板1の全面
にわたって導電層4を形成しく第2図(e))、絶縁層
と同様に不要部分を除去すれば、第1図(al、(b)
にみる、この実施例のフォトダイオードアレイD A 
+が完成する。
なお、これまでは、この発明のフォトダイオードアレイ
について、上記実施例に基づいてのみ、説明してきたが
、この発明は上記実施例に限定されるものではない。た
とえば、上記実施例では、環状に閉じられた溝2b〜2
eが、浅いものから順に、内側から外側へ向かって同心
状に並べられていたが、この順序は逆であってもよい。
溝は環状に閉じられた形状でなくてもよい。たとえば、
基板を横断して端から端に達するような形状であっても
、基板面を二つの部分に区切ることは可能である。
フォトダイオードアレイを構成するフォトダイオードの
数は三つには限られず、二つでも、あるいは四つ以上で
もよい。その際には、層状半導体領域の数と、溝の数を
加減すればよい。
製造方法も、上記第2図Ta)〜(e)のものに限定さ
れない。
要するに、2種の極性を有する層状半導体領域が交互に
複数積層され、基板最上層の層状半導体領域から下層へ
向かって互いに極性の異なる2層ずつの層状半導体領域
が1組となり、それぞれの組の2層の間の接合によって
フォトダイオードが上下方向に複数構成されるようにな
っている半導体基板に対し、この基板面を二つの部分に
区切るような形状を有し、基板最上層の層状半導体領域
より下のそれぞれの層状半導体領域に達する複数の溝が
、達する層状半導体領域の深さの順に形成されていて、
前記最上層より一層下の層状半導体領域に達する溝から
順に、交互に、その表面が絶縁層と導電層とで覆われた
形状になっていて、上側のフォトダイオードとなる1組
の層状半導体領域のうちの下側の層状半導体領域が、そ
の直下に形成された別のフォトダイオードとなる1組の
層状半導体領域のうちの上側の層状半導体領域に達する
導電層で覆われた溝によって、この下側のフォトダイオ
ードの上側の層状半導体領域と繋がれ、かつ、上側のフ
ォトダイオードを構成する1組の層状半導体領域は、そ
のうちの下側の層状半導体領域に達する絶縁層で覆われ
た溝により、前記導電層で覆われた溝との間が遮断され
ており、複数のフォトダイオードが独立し、かつ、直列
に繋がれているのであれば、その他の構成は、特に限定
されないのである。
〔発明の効果〕
この発明のフォトダイオードアレイは、上記のようであ
るので、種々の問題を有するDI基板を用いることなく
、複数のフォトダイオードをワンチップ化することが可
能となる。
【図面の簡単な説明】
第1図はこの発明のフォトダイオードアレイの一実施例
をあられす図であって、同Ill (a)はその層構成
図、同図(blはその平面図、第2図はこの実施例を製
造する工程の一例をあられず図であって、同図(alは
基板上に溝形成のためのマスクを形成した状態をあられ
す層構成図、同図(b)は溝を形成した状態をあられす
層構成図、同図(C)は溝が形成された側の基板表面全
面に絶縁層を形成した状態をあられす層構成図、同図(
d)は絶縁層の不要部分を除去した状態をあられす層構
成図、同図(e)は絶縁層の上の基板表面全面に導電層
を形成した状態をあられす層構成図、第3図は従来のD
I基板を用いたフォトダイオードアレイの層構成図であ
る。 1・・・半導体基板 1a〜1f・・・層状半導体領域
2b〜2e・・・溝 3c、3 e −・絶縁層 4b
、4d・・・導電層 D、〜D8・・・フォトダイオー
ドDA、・・・フォトダイオードアレイ 代理人 弁理士  松 本 武 彦 第2図 ζ530 DA2

Claims (2)

    【特許請求の範囲】
  1. (1)2種の極性を有する層状半導体領域が交互に複数
    積層され、基板最上層の層状半導体領域から下層へ向か
    って互いに極性の異なる2層ずつの層状半導体領域が1
    組となり、それぞれの組の2層の間の接合によってフォ
    トダイオードが上下方向に複数構成されるようになって
    いる半導体基板に対し、この基板面を二つの部分に区切
    るような形状を有し、基板最上層の層状半導体領域より
    下のそれぞれの層状半導体領域に達する複数の溝が、達
    する層状半導体領域の深さの順に形成されていて、前記
    最上層より一層下の層状半導体領域に達する溝から順に
    、交互に、その表面が絶縁層と導電層とで覆われており
    、上側のフォトダイオードとなる1組の層状半導体領域
    のうちの下側の層状半導体領域が、その直下に形成され
    た別のフォトダイオードとなる1組の層状半導体領域の
    うちの上側の層状半導体領域に達する導電層で覆われた
    溝によって、この下側のフォトダイオードの上側の層状
    半導体領域と繋がれ、かつ、上側のフォトダイオードを
    構成する1組の層状半導体領域は、そのうちの下側の層
    状半導体領域に達する絶縁層で覆われた溝により、前記
    導電層で覆われた溝との間が遮断されており、複数のフ
    ォトダイオードが独立し、かつ、直列に繋がれてなるこ
    とを特徴とするフォトダイオードアレイ。
  2. (2)基板面を二つの部分に区切る溝の形状が環状であ
    るとともに、複数の環状に閉じられた溝の配列は同心状
    であり、各溝の達する層の深さは、同心状の最も内側の
    溝が最も浅く、外側に向かう程深くなっている特許請求
    の範囲第1項記載のフォトダイオードアレイ。
JP62250188A 1987-10-02 1987-10-02 フォトダイオードアレイ Pending JPH0191476A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62250188A JPH0191476A (ja) 1987-10-02 1987-10-02 フォトダイオードアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62250188A JPH0191476A (ja) 1987-10-02 1987-10-02 フォトダイオードアレイ

Publications (1)

Publication Number Publication Date
JPH0191476A true JPH0191476A (ja) 1989-04-11

Family

ID=17204121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62250188A Pending JPH0191476A (ja) 1987-10-02 1987-10-02 フォトダイオードアレイ

Country Status (1)

Country Link
JP (1) JPH0191476A (ja)

Similar Documents

Publication Publication Date Title
US7977718B2 (en) Image sensor photodiodes using a multi-layer substrate and contact method and structure thereof
CN104425531B (zh) 半导体器件及其制造方法
KR100477788B1 (ko) 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법
JP2009528704A (ja) 光検出器アレイ用フロントサイド電気コンタクトとその製造方法
JP4342142B2 (ja) 半導体受光素子
TW584962B (en) Photo semiconductor IC device and method for making the same
KR920003438B1 (ko) 샌드위치된 산화 실리콘층과 질화 실리콘층을 갖는 프로그램 가능 접속패드
CN101232022B (zh) 包括阻挡绝缘层的半导体器件以及相关方法
TWI258225B (en) Method for producing photo-semiconductor integrated circuit device
JPH0191476A (ja) フォトダイオードアレイ
JP2008066446A (ja) 半導体積層構造および半導体素子
JP4043246B2 (ja) 光半導体集積回路装置
JP2568074B2 (ja) 光センサ集積回路
JP2005109047A (ja) 光半導体集積回路装置及びその製造方法
TWI691096B (zh) 半導體元件及其製造方法
WO2007061175A1 (en) Method of fabricating image sensor photodiodes using a multi-layer substrate and contact method and the structure thereof
JP2008117952A (ja) 半導体装置
JPH02194558A (ja) 半導体装置およびその製法
JPS63156373A (ja) フオトダイオ−ドアレイの製法
JP2649862B2 (ja) 回路内蔵受光素子の製造方法
JPH07112005B2 (ja) 半導体装置
JPS6244430B2 (ja)
KR20240010401A (ko) 반도체 장치
JPH04208577A (ja) ホトダイオード及びその製造方法
JPS5845830B2 (ja) 集積回路とその製法