JPH0191444A - 多層プリント回路基板の射出成形方法 - Google Patents

多層プリント回路基板の射出成形方法

Info

Publication number
JPH0191444A
JPH0191444A JP24927887A JP24927887A JPH0191444A JP H0191444 A JPH0191444 A JP H0191444A JP 24927887 A JP24927887 A JP 24927887A JP 24927887 A JP24927887 A JP 24927887A JP H0191444 A JPH0191444 A JP H0191444A
Authority
JP
Japan
Prior art keywords
layer
printed circuit
board
mold
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24927887A
Other languages
English (en)
Other versions
JPH0158665B2 (ja
Inventor
Hironori Koyama
洋典 小山
Kazumitsu Omori
大森 和光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiki Seisakusho KK
Original Assignee
Meiki Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiki Seisakusho KK filed Critical Meiki Seisakusho KK
Priority to JP24927887A priority Critical patent/JPH0191444A/ja
Publication of JPH0191444A publication Critical patent/JPH0191444A/ja
Publication of JPH0158665B2 publication Critical patent/JPH0158665B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は多層プリント回路基板の射出成形方法に関す
る。
(従来の技術) 多層プリント回路基板は、回路パターンを有する基板材
が複数層積層され、各層の回路パターンがスルーホール
と呼ばれる孔部を介して上下に通電可能に接続されてな
るものである。
従来のこの種多層プリント回路基板は、例えば、各層を
構成する基板材にwAvUを貼着した後エツチングによ
って不要部分を除去して所定の回路パターンを有する基
板層を形成し、この基板層を複数組合わせ積層し合着し
た後、通電接続部となるスルーホールを形成するのが一
般的である。
しかしながら、従来の製法にあっては、」二連したよう
に、基板材への銅箔の貼着工程、その銅箔を回路パター
ンとするためのエツチング工程、さらにこのようにして
形成された各基板層の合着ならびに穿孔工程等、多くの
工程を要し、多層プリント回路基板の製造時間やコスト
を増大せしめている。
また、従来方法では、例えばボックス形等のいわゆる傑
物と呼ばれる立体的な形状の多層プリント回路基板を得
ることは極めて難しい。
本出願人は、先に、基板の射出成形とともに回路パター
ンを一体に形成するプリント回路基板の射出成形方法を
提案した。この方法は、基板形状を有するキャビティ内
に、プリント回路を構成する回路パターンを形成した回
路用フィルムを配し、該キャビティに基板を構成する溶
融樹脂を射出して前記回路パターンと一体に基板を成形
するものである。この方法によれば、所定形状を有する
基板の射出成形と同時に所定の回路パターンをその表面
に形成することができ、この種プリント回路基板の製造
を飛躍的に改善せしめることができる。
(発明が解決しようとする問題点) この発明は上のような状況にあって、複数の基板層を有
する多層プリント回路基板のための新規な成形方法を提
供することを目的とする。この発明は、また、ボックス
形等のいわゆる傑物と呼ばれる立体的な形状の成形物に
一体に多層プリント回路基板を形成する方法を提供する
ことを目的とする。
(問題点を解決するための手段) すなわち、この発明の多層プリント回路基板の射出成形
方法は、多層プリント回路基板の第−層形状を有する第
−層用金型キャビティに端子ピンを立設するとともに第
−層のプリント回路を構成する電導体よりなる回路パタ
ーンを形成した回路用フィルムをキャビティに配し溶融
樹脂を射出して端子ピンを一体に有する基板第一層を成
形し、第二層以下は、前工程までに成形された端子ピン
を有する基板層をインサートとして所定基板層形状を有
する各層用金型キャビティに新たな端子ピンを立設しま
たは立設することなく各層のプリント回路を構成する電
導体よりなる回路パターンを形成した回路用フィルムを
該キャビティに配し溶融樹脂を射出して基板各層を順次
成形することを特徴とするものである。
(実施例) 以下、この発明の実施例を図面に従って説明する。添付
の図面第1図は本発明方法によって得られたハウジング
付きの多層プリント回路基板を一部断面で表わした斜視
図、第2図は基板の第−層の成形状態を示す金型装置の
断面図、第3図は同じく第−層の成形後の型開き状態を
示す断面図、第4図は端子ピンが回路用フィルムを貫通
する状態を示す断面図、第5図は第二層の成形前の金型
を示す断面図、第6図は同じく第二層の成形後の型開き
状態を示す断面図、第7図は第三層の成形状態を示す断
面図、第8図は基板とハウジングとの一体成形状態を示
す断面図である。
第1図に図示したハウジング付き多層プリント回路基板
10は、三つの基板層11,12.13とハウジング1
4からなるものである。基板の各層の回路パターン15
.16.17は、必要に応じて、基板各層を貫通する端
子ピン21 、22 。
23によって互いに通電可能に接続されている。
部品等との配線は、基板表面に突出する前記端子ピン2
1,22.23端部によって行なわれる。
第2図以下にこの多層プリント回路基板lOの射出成形
方法がその金型装置とともに図示される。
第2図および第3図は、多層プリント回路基板10の第
−層11の成形状態を示す図である。基板第一層11の
成形のために第−層用成形金型40が使用される。この
金型40は、図のように、固定a44にランナ板43を
介して取付けられた固定型42と、可動a46に取付け
られた可動型45とからなり、第−層形状を有するキャ
ビティ41は可動型45に形成されている。
第−層用金型キャビティ41には第−層用端子ピン21
があらかじめ所定位置に立設される。符号47はピン保
持孔である。端子ピン21は図のように尖った先端部2
5を有し、基板埋設部分にはピンの長さ位置決めとアン
カー効果のためにつば部26が設けられている。
また、キャビティ41を構成する固定型42の型面には
キャリアフィルム3LA表面に第−層のプリント回路を
構成する電導体よりなる回路パターン15を形成した回
路用フィルム31を配首する。符号38は回路用フィル
ムの供給ローラ、39は巻取リローラである。この回路
用フィルム31は、回路パターン15がキャビティ41
側となるように配される。
キャビティ41に端子ピン21を立設し、かつ回路用フ
ィルム31が配置された後型締めがなされる。この型締
めの際、キャビティ41に立設された端子ピン21はそ
の尖端25が前記回路フィルム31を突き破り、固定型
42の対応位置に形成された孔47Aに入り込む。
第4図に図示したように、ピン先端25には導電ペース
ト28が塗布されており、型締め時に該ピン先端25が
回路フィルム31を貫通する際に同図右部分のように該
ペースト28を回路パターン15面に塗着する。
型締め後、スプル孔48より、射出機Iによって溶融樹
脂がキャビティ41内に注入され端子ピン21を一体に
有する基板第一層11が成形される。なお1回路フィル
ム31には樹脂注入用の孔35があらかじめ穿設されて
いる。
第3図には第−層成形用金型40の型開き状態が示され
るが、同図のように、成形後の型開きによって1回路フ
ィルム31に形成された回路パターン15はキャリアフ
ィルム31Aより分離して基板上に一体に形成される。
そして、突き出しピン49により、基板第一層11は成
形型より取り出される。36はピンの貫通孔、R1はラ
ンナーを示す。
なお、実施例では、回路フィルム31の回路パターン1
5をキャリアフィルム31Aより分離して基板に転写す
る方式を示したが、これとは異なって1回路パターンを
含む回路フィルム全部を基板層内に一体に埋設すること
もできる。以下述べる第二層以下の成形に関しても同様
である。
第二層以下の成形は、前工程までに成形された基板層を
インサートとして新たな端子ピンを立設しまたは立設す
ることなく順次一体成形がなされていく。
すなわち、第5図は第二層の成形用金型装置50を示す
ものであるが、第二層用金型キャビティ51には前記工
程で成形された端子ピン21.21を備えた第−唐11
がインサートとしてセットされ、さらに第二層用端子ピ
ン22が保持孔57を介して立設される。そして、第−
層の成形と全く同様に、固定型52のキャビテイ面に第
二層のプリント回路を構成する電導体よりなる回路パタ
ーン16を形成した第二層用回路フィルム32が配置さ
れ、第二層12の射出成形がなされる。
第5図において、符号26はピン22のつば部、32A
は第二層用の回路用フィルム32のキャリアフィルム、
53はランナ板、55は可動型、56は可動盤、57B
はインサートされる基板層のピンの挿入を容易にするた
めのテーバ部、58はスプル孔である。
第6図は第二層12を成形した後の型開き状態を示す図
である。同図のように、第−層11の−L面に第二層1
2がその回路パターン16および端子ピン22と一体に
成形される。R2はランナーである。図の符号59は突
き出しピンを表わす。
第7図は、第−層11および第二層12の一体成形品を
インサートとしてさらに第三層13を成形した状態を示
すものである。
符号17は第三層の回路パターンを示し、23は第三層
の成形と同時に形成される端子ピンである。
金型装若に関する符号60は第三層の成形用金型装置で
、61はそのキャビテ仁 62は固定型。
63はランナ板、65は可動型、66は可動盤。
67はピン保持孔、67Aは固定型のピン孔、67Bは
インサートセット用のテーパ部、68はスプル孔69は
突き出しピンである。
また、回路フィルムに関する符号33は第三層用の回路
フィルムで、符号33Aは回路パターン17のためのキ
ャリアフィルムを表わす。
第8図は、第−層11、第二層12および第三層13の
三層構造に係る基板をインサートとしてハウジング14
を一体に成形する金型7oを示したものである。符号7
1はハウジングのキャビティ、72は固定型、73は可
動型、74はストリッパプレートである。
(効果) 以上図示説明したようにこの発明によれば、各層にそれ
ぞれの回路パターンが形成された多層のプリント回路基
板が容易に得られる。
また、この発明方法によれば、従来では難しとされたボ
ックス形等のいわゆる深物と呼ばれる立体的な基板形状
の多層プリント回路基板も簡単に製造することができる
など、その利用性は極めて高い。
【図面の簡単な説明】
第1図は本発明方法によって得られたハウジング付きの
多層プリント回路基板を一部断面で表わした斜視図、第
2図は基板の第−層の成形状態を示す金型装置の断面図
、第3図は同じく第−層の成形後の型開き状態を示す断
面図、第4図は端子ピンが回路用フィルムを貫通する状
態を示す断面図、第5図は第二層の成形前の金型を示す
断面図、第6図は同じく第二層の成形後の型開き状態を
示す断面図、第7図は第三層の成形状態を示す断面図、
第8図は基板とハウジングとの一体成形状態を示す断面
図である。 10・・・多層プリント回路基板、11・・・基板第一
層の基板層、12・・・基板第二層、13・・・基板第
三層、15・・・第−履口路パターン、16・・・第二
層回路パターン、17・・・第三層回路パターン、21
.22.23・・・端子ピン、31・・・第−履口路用
フィルム、32・・・第二層回路用フィルム。 33・・・第三層回路用フィルム、40・・・第−層成
形用金型装匠、41・・・第−層成形相キャビティ、4
2・・・固定型、45・・・可動型、50・・・第二層
成形用金型装置、51・・・第二層成形用キャビティ、
52・・・固定型、55・・・可動型、60・・・第三
層成多用金型装置、61・・・第−層成形相キャビティ
、62・・・固定型、65・・・可動型、70・・・ハ
ウジング成形用金型、71・・・キャビティ、72・・
・固定型、73・・・可動型。 第1図 / 第 2 図 第 37 74図 第5図 第6図

Claims (1)

    【特許請求の範囲】
  1.  多層プリント回路基板の第一層形状を有する第一層用
    金型キャビティに端子ピンを立設するとともに第一層の
    プリント回路を構成する電導体よりなる回路パターンを
    形成した回路用フィルムをキャビティに配し溶融樹脂を
    射出して端子ピンを一体に有する基板第一層を成形し、
    第二層以下は、前工程までに成形された端子ピンを有す
    る基板層をインサートとして所定基板層形状を有する各
    層用金型キャビティに新たな端子ピンを立設しまたは立
    設することなく各層のプリント回路を構成する電導体よ
    りなる回路パターンを形成した回路用フィルムを該キャ
    ビティに配し溶融樹脂を射出して基板各層を順次成形す
    ることを特徴とする多層プリント回路基板の射出成形方
    法。
JP24927887A 1987-10-02 1987-10-02 多層プリント回路基板の射出成形方法 Granted JPH0191444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24927887A JPH0191444A (ja) 1987-10-02 1987-10-02 多層プリント回路基板の射出成形方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24927887A JPH0191444A (ja) 1987-10-02 1987-10-02 多層プリント回路基板の射出成形方法

Publications (2)

Publication Number Publication Date
JPH0191444A true JPH0191444A (ja) 1989-04-11
JPH0158665B2 JPH0158665B2 (ja) 1989-12-13

Family

ID=17190584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24927887A Granted JPH0191444A (ja) 1987-10-02 1987-10-02 多層プリント回路基板の射出成形方法

Country Status (1)

Country Link
JP (1) JPH0191444A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0614328A1 (en) * 1992-08-20 1994-09-07 Polyplastics Co. Ltd. Composite molded product having three-dimensional multi-layered conductive circuits and method of its manufacture
DE102018133434A1 (de) * 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
DE102018010352B4 (de) * 2018-12-21 2021-05-12 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0614328A1 (en) * 1992-08-20 1994-09-07 Polyplastics Co. Ltd. Composite molded product having three-dimensional multi-layered conductive circuits and method of its manufacture
EP0614328A4 (en) * 1992-08-20 1995-11-15 Polyplastics Co Composite molded product having three-dimensional multi-layered conductive circuits and method of its manufacture.
DE102018133434A1 (de) * 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
WO2020127942A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum verkapseln mindestens eines trägersubstrats; elektronikmodul und werkzeug zum verkapseln eines trägersubstrats
DE102018133434B4 (de) * 2018-12-21 2021-03-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats
DE102018010352B4 (de) * 2018-12-21 2021-05-12 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats

Also Published As

Publication number Publication date
JPH0158665B2 (ja) 1989-12-13

Similar Documents

Publication Publication Date Title
US4402135A (en) Method of forming a circuit board
KR100273780B1 (ko) 표시장치 및 그 제조방법
JPH1177733A (ja) 樹脂モールド方法及び樹脂モールド装置
JPH0191444A (ja) 多層プリント回路基板の射出成形方法
US5333379A (en) Method of producing a three-dimensional wiring board
JPH07335999A (ja) 複合回路基板の製造方法
JPH0479808B2 (ja)
JP2761981B2 (ja) プリント回路基板の製法
JP2000025069A (ja) インサート樹脂成形回路基板の製造方法
JP2516650B2 (ja) モ―ルド回路基板の製造方法
JPH0774451A (ja) 回路基板の製造方法
JPH043772Y2 (ja)
JPS63204788A (ja) 印刷配線付き樹脂成形体の製造方法
JPH0368554B2 (ja)
JPH054836B2 (ja)
JPH037972Y2 (ja)
JPH03243317A (ja) 電気回路インサート成形装置
JPH10125440A (ja) ケース一体コネクターの成形方法
JPH0444885B2 (ja)
JPH04125117A (ja) プリント回路基板およびその射出成形装置
JPS63200592A (ja) 立体印刷回路成形体の製造方法
JP2699490B2 (ja) 端子回路基板の製造方法
JPH0811413B2 (ja) 回路基板の成形装置
JPH0563111B2 (ja)
JPH0537132A (ja) 立体成形基板の製造方法