JPH0151221B2 - - Google Patents
Info
- Publication number
- JPH0151221B2 JPH0151221B2 JP56104483A JP10448381A JPH0151221B2 JP H0151221 B2 JPH0151221 B2 JP H0151221B2 JP 56104483 A JP56104483 A JP 56104483A JP 10448381 A JP10448381 A JP 10448381A JP H0151221 B2 JPH0151221 B2 JP H0151221B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- pattern
- data
- station
- declaration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 16
- 238000011144 upstream manufacturing Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 description 32
- 230000001934 delay Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
本発明は、計算機や各種端末装置が接続される
複数個のステーシヨンをループ状に１つの回線に
より縦続接続し、任意のステーシヨン間でデータ
伝送を行うことが可能なループ式データウエイシ
ステムの回線制御方法に関する。 このようなループ式データウエイシステムで
は、同時には１つのステーシヨンしか送信できな
いので、データの送信を行う場合には、各ステー
シヨンは、まず回線の占有権を獲得し、その後デ
ータの送信を行い、送信終了後、占有権を他のス
テーシヨンにあけ渡す制御が必要である。 このような、回線の占有権の獲得、解放に関す
る一切の制御を、ここでは回線制御と呼んでい
る。回線制御を特定のステーシヨンだけが行うコ
ントロールステーシヨン固定方式では、残りの各
ステーシヨンに回線制御機能を付加する必要がな
いという意味で効果があるが、各ステーシヨン
は、送信終了後、送信が完了したことを、このコ
ントロールステーシヨンに連絡する必要があり、
データの伝送効率の面では、優れていなかつた。 この点を改善したものとして、例えば特願昭51
−31312号（特開昭52−115105）はコントロール
ステーシヨンを固定せず、データの送信を終了し
たものが、順次コントロールステーシヨンとなる
コントロールステーシヨン持廻り方式を提案して
いる。従来の方式は、いずれもコントロールステ
ーシヨンが出力する、他のステーシヨンの占有要
求を問合せする為の問合せフレーム（以下POL
フレームと称す）を、各ステーシヨンが受信し、
これに対応する形式となつているため、各ステー
シヨンでは、少なくともPOLフレームを受信す
る時間の中継遅れが生じていた。 この点を図面を参照して、更に詳細に説明す
る。 第１図は、本発明が対象とするループ式データ
ウエイシステムを示し、これは公知のものであ
る。 ここでは、４つのステーシヨン１〜４が、それ
ぞれ回線１００ａ〜１００ｄによりループ状に縦
続接続された構成を示している。 ステーシヨン１〜４には、それぞれ計算機５或
いは端末装置６〜８が接続され、任意のステーシ
ヨン間でデータ伝送が行なわれる。 ここでは説明の都合上、４つのステーシヨンの
みを示しているが、実際は、数10台のステーシヨ
ンが、ループ状に接続されて利用される場合が多
い。 このようなループ構成では、前述の如く、デー
タの送信が出来るのは、同時には１つのステーシ
ヨンのみであり、複数個のステーシヨンに同時
に、送信要求が発生する場合には、その中の１つ
を決定してやる必要がある。 コントロールステーシヨン持廻り方式における
従来の伝送手順の一例を第２図に示している。 第２図においては、ステーシヨン１（以下ステ
ーシヨンをSTと略称する）が、データの送信を
終了し、他のステーシヨンに回線の占有要求を問
合せするPOLフレームを送出する場合であり、
ST３，ST４に占有要求がある例である。 ST１が送出したPOLパターンは（正確には
POLフレームの内容）、回線１００ａを介してま
ずST２に受信される。 ST２では時間t0において、POLパターンの先
頭ビツトを受信するが、この時点では、これが
POLパターンかどうかの伴断は出来ない。 時間t1において、初めてPOLパターンであるこ
とを認識するが、ST２は占有要求がないので、
このPOLパターンは下流の線１００ｂに送出す
る。 同様にして、ST３は、時間t2において、POL
パターンであることを認識する。 ST３は、占有要求があるので、POLパターン
をRSVパターンに書換え、下流の回線１００ｃ
に送出する。 ここで、RSVパターンとは、占有権を獲得た
ことを宣言するパターンである。ST３はRSVパ
ターンを送出すると同時に、これに引続いて送信
データ（DATA）を送る。 DATAのフレーム構成は、例えば第３図に示
すように、ハイレベルデータリンク制御手順
（HDLC手順）に準拠したもので、フレームの開
始、終結を示すフラグＦ、受信STアドレスDA、
制御コードＣ、送信STアドレスSA、データI1，
I2，……Io、誤り制御コードFCSで構成される。 ST４は、時間t3において、ST３が送出した
RSVパターンを受信し、上流のステーシヨンに
おいて回線の占有があつたことを知る。 この為、ST４に占有要求があるが、ST４は、
RSVパターン故、占有権を獲得できず中継動作
をする。 POLパターンを送出したST１へRSVパターン
が戻ると、ST１は、他のSTが占有したことを知
り、自STのデータを送信するモードから、ST３
がRSVパターンに続き送信するDATAを、次の
STへ中継するモードとなる。 ST３は、自分が送信したDATAが戻つてくる
と、伝送が終了したことを知り、時間t4におい
て、回線の占有権を放棄し、他STに占有を問合
せするPOLパターンを送信し始める。 図示の如く、POLパターン発生からDATA伝
送を終了し、次のPOLパターンを発生させる１
情報転送サイクルは、POLパターンの長さX1と、
DATA長Ｙおよび伝送路、STの中継遅れに起因
するZ1、Z2の時間からなる。 各ST間の有効なDATAを送る伝送効率Ｅは、
以下の関係式のようになる。 Ｅ＝Ｙ／X1＋Ｙ＋Z1＋Z2×100〔％〕 ここで、問題なのは、占有要求のあるSTが、
POLパターンを検知し、これをRSVパターンに
書き換える為に、各STでPOLパターン分だけ遅
らせなければならないことである。 占有要求のあるSTのみがPOLパターンを遅ら
せ、占有要求のないSTはPOLパターンをそのま
ま中継遅れなく下流回線に送る方式をとると、伝
送中のデータに混乱が生ずるため、これは実現で
きない。この為、各STでの中継遅れは、それぞ
れ累積されるので、Z1、Z2が大きく、これが伝
送効率を悪くする原因となつている。 これらは、ビツト伝送速度が遅く、データ長が
短く、且つST数が多い場合に、顕著となる。 本発明の目的は、STでの中継遅れをなくし、
伝導効率の高いループ式データウエイシステムの
回線制御方法を提供するにある。 本発明の特徴は、他のSTの占有要求を問合せ
する為の問合せフレームを、問合せ部と宣言部で
構成し、各STは、上流回線から入力する問合せ
部のビツトパターンを受信しながら、順次遅延な
く下流回線に再生中継し、占有要求のあるSTは、
問合せ部を受信したあと、該宣言部の位置に占有
の宣言パターン（RSV）を先行書込みして下流
回線に送出し、問合せ部に続いて上流回線から入
力する宣言部の内容により優先制御を行うように
していることである。 占有の宣言を先行書込みしたSTは、宣言部の
受信データが、未占有であれば占有権を獲得した
と判断し、又既に占有済みであれば占有権を獲得
できなかつたと判断する。 この場合、占有権を獲得したと判断したSTは、
RSVパターンに続いてDATAの送信を行う。 本発明による回線制御方法を実現するSTの一
実施例ブロツク図を第４図に、そのタイムチヤー
トを第５図に示している。 第４図において、受信回路９は、上流回線（伝
送路）からのデータを入力し、その出力７ａを復
調回路１１、クロツク再生回路１２に入力させ
る。同時に、出力７ａは、同期回路２０で同期が
とられ、セレクタ２１、送信回路１０を介して下
流回線に送出される。 この為、上流回線からのデータは、ほとんど遅
延なく下流回線に送出される。 復調回路１１の出力７ｃ、及びクロツク再生回
路１２の出力受信クロツク７ｂはシフトレジスタ
２２へ入力される。 受信データ７ａにPOLパターンが来てシフト
レジスタ２２へ所定ビツト数入力されると比較器
２４はこれを検出する。送信要求があれば、制御
回路２７は、制御回路２９からの送信要求７ｅに
よつて、オアゲート３０を介してセレクタ２１を
切り換え、又RSVパターンジエネレータ３２を
イネーブル（EN）とし、セレクタ３１、変調回
路１３を介してRSVパターンを順次送出する。 これは、受信データのPOLパターンを遅れな
く再生中継し、その後引き続き、自STにて発生
させたRSVパターンを挿入したことになる。 更にPOLパターンは、シフトレジスタ２３へ
シフトされ、比較器２６にてPOLパターンが検
出され、この時、比較器２５にてRSVの空きパ
ターンが検出されると、占有権を獲得したと判断
し、制御回路２８によりセレクタ２１を自ST送
信モードへ切り換え、且つセレクタ３１により自
STの送信DATAを変調回路１３へ入力し、下流
回線へ送出する。 比較器２５にて検出したパターンが、既に占有
済みのパターン（RSV）であれば、占有権を獲
得できなかつたものと判断し、制御回路２８によ
りセレクタ２１を同期回路２０の出力を選ぶ中継
モードとなる。 第５図のタイムチヤートから明らかな様に、受
信データａから送信データ７ｉ迄の中継遅れ時間
は、同期回路２０による再同期のための遅れだけ
であり（１ビツト間隔以内）、POLパターン分
（第５図では８ビツト間隔分）の遅延が必要な従
来例に比べ大幅に短縮されている。 従来例を示す第２図に対応する本発明の図面を
第６図に示している。 第２図と第６図を比較すると、従来の問合せフ
レーム（POL）が本発明では、問合せ部Ｐ（POL
パターン）と宣言部Ｓから構成されていること
と、本発明においては、問合せ部Ｐおよび宣言部
Ｓは、それぞれ各STを特別に遅らせることなく
再生中継されていることである。 本発明においては問合せフレームが問合せ部Ｐ
と宣言部Ｓから構成されるため、X2のごとく第
２図のX1に比べ長くなつているが、再生中継遅
れがなくなつているので、Z3、Z4の部分が小さ
くなり、データの伝送効率が向上していることが
理解できる。 尚第６図の実施例では、ST３は、DATAの送
信終了後、一巡して来たDATAを受信してから
POLパターンを送出している例を示しているが、
DATAの送信終了後直ちにPOLパターンを送出
しても良い。 第７図は、本発明になる回線制御手順のフロー
チヤートを整理して示している。 前回の送信STは、データ送信終了後、POLパ
ターン、未占有パターン（宣言部Ｓのパターン）
を送出し、回線を解放するが、通常、各STは、
これを単に再生中継し、POLパターンを検出し
たならば、送信要求（回線の占有要求と同じ意
味）があるかどうかを判断し、要求のないSTは
単に受信データリピートモードへ移行する。 送信要求のあるSTは、当該宣言部Ｓの位置に、
RSVパターンを先行書込みし、その後受信する
上流STの占有表示が、既に占有済みかを検出し、
占有されていれば回線を占有できないとして受信
データリピートモードへ移行する。 未だ占有されていない場合だけ、自STのデー
タの送信を始め、終了したならばPOL、未占有
パターンを送出し回線の占有権を解放する。 本発明による回線制御方法と従来例の回線制御
方法を次のような条件下で比較すると、伝送効率
は次表の通りとなる。 (1) 伝送速度 1Mbps (2) ループ長全長 500ｍ (3) データ長 64〜512バイト (4) ST台数 最大64台
複数個のステーシヨンをループ状に１つの回線に
より縦続接続し、任意のステーシヨン間でデータ
伝送を行うことが可能なループ式データウエイシ
ステムの回線制御方法に関する。 このようなループ式データウエイシステムで
は、同時には１つのステーシヨンしか送信できな
いので、データの送信を行う場合には、各ステー
シヨンは、まず回線の占有権を獲得し、その後デ
ータの送信を行い、送信終了後、占有権を他のス
テーシヨンにあけ渡す制御が必要である。 このような、回線の占有権の獲得、解放に関す
る一切の制御を、ここでは回線制御と呼んでい
る。回線制御を特定のステーシヨンだけが行うコ
ントロールステーシヨン固定方式では、残りの各
ステーシヨンに回線制御機能を付加する必要がな
いという意味で効果があるが、各ステーシヨン
は、送信終了後、送信が完了したことを、このコ
ントロールステーシヨンに連絡する必要があり、
データの伝送効率の面では、優れていなかつた。 この点を改善したものとして、例えば特願昭51
−31312号（特開昭52−115105）はコントロール
ステーシヨンを固定せず、データの送信を終了し
たものが、順次コントロールステーシヨンとなる
コントロールステーシヨン持廻り方式を提案して
いる。従来の方式は、いずれもコントロールステ
ーシヨンが出力する、他のステーシヨンの占有要
求を問合せする為の問合せフレーム（以下POL
フレームと称す）を、各ステーシヨンが受信し、
これに対応する形式となつているため、各ステー
シヨンでは、少なくともPOLフレームを受信す
る時間の中継遅れが生じていた。 この点を図面を参照して、更に詳細に説明す
る。 第１図は、本発明が対象とするループ式データ
ウエイシステムを示し、これは公知のものであ
る。 ここでは、４つのステーシヨン１〜４が、それ
ぞれ回線１００ａ〜１００ｄによりループ状に縦
続接続された構成を示している。 ステーシヨン１〜４には、それぞれ計算機５或
いは端末装置６〜８が接続され、任意のステーシ
ヨン間でデータ伝送が行なわれる。 ここでは説明の都合上、４つのステーシヨンの
みを示しているが、実際は、数10台のステーシヨ
ンが、ループ状に接続されて利用される場合が多
い。 このようなループ構成では、前述の如く、デー
タの送信が出来るのは、同時には１つのステーシ
ヨンのみであり、複数個のステーシヨンに同時
に、送信要求が発生する場合には、その中の１つ
を決定してやる必要がある。 コントロールステーシヨン持廻り方式における
従来の伝送手順の一例を第２図に示している。 第２図においては、ステーシヨン１（以下ステ
ーシヨンをSTと略称する）が、データの送信を
終了し、他のステーシヨンに回線の占有要求を問
合せするPOLフレームを送出する場合であり、
ST３，ST４に占有要求がある例である。 ST１が送出したPOLパターンは（正確には
POLフレームの内容）、回線１００ａを介してま
ずST２に受信される。 ST２では時間t0において、POLパターンの先
頭ビツトを受信するが、この時点では、これが
POLパターンかどうかの伴断は出来ない。 時間t1において、初めてPOLパターンであるこ
とを認識するが、ST２は占有要求がないので、
このPOLパターンは下流の線１００ｂに送出す
る。 同様にして、ST３は、時間t2において、POL
パターンであることを認識する。 ST３は、占有要求があるので、POLパターン
をRSVパターンに書換え、下流の回線１００ｃ
に送出する。 ここで、RSVパターンとは、占有権を獲得た
ことを宣言するパターンである。ST３はRSVパ
ターンを送出すると同時に、これに引続いて送信
データ（DATA）を送る。 DATAのフレーム構成は、例えば第３図に示
すように、ハイレベルデータリンク制御手順
（HDLC手順）に準拠したもので、フレームの開
始、終結を示すフラグＦ、受信STアドレスDA、
制御コードＣ、送信STアドレスSA、データI1，
I2，……Io、誤り制御コードFCSで構成される。 ST４は、時間t3において、ST３が送出した
RSVパターンを受信し、上流のステーシヨンに
おいて回線の占有があつたことを知る。 この為、ST４に占有要求があるが、ST４は、
RSVパターン故、占有権を獲得できず中継動作
をする。 POLパターンを送出したST１へRSVパターン
が戻ると、ST１は、他のSTが占有したことを知
り、自STのデータを送信するモードから、ST３
がRSVパターンに続き送信するDATAを、次の
STへ中継するモードとなる。 ST３は、自分が送信したDATAが戻つてくる
と、伝送が終了したことを知り、時間t4におい
て、回線の占有権を放棄し、他STに占有を問合
せするPOLパターンを送信し始める。 図示の如く、POLパターン発生からDATA伝
送を終了し、次のPOLパターンを発生させる１
情報転送サイクルは、POLパターンの長さX1と、
DATA長Ｙおよび伝送路、STの中継遅れに起因
するZ1、Z2の時間からなる。 各ST間の有効なDATAを送る伝送効率Ｅは、
以下の関係式のようになる。 Ｅ＝Ｙ／X1＋Ｙ＋Z1＋Z2×100〔％〕 ここで、問題なのは、占有要求のあるSTが、
POLパターンを検知し、これをRSVパターンに
書き換える為に、各STでPOLパターン分だけ遅
らせなければならないことである。 占有要求のあるSTのみがPOLパターンを遅ら
せ、占有要求のないSTはPOLパターンをそのま
ま中継遅れなく下流回線に送る方式をとると、伝
送中のデータに混乱が生ずるため、これは実現で
きない。この為、各STでの中継遅れは、それぞ
れ累積されるので、Z1、Z2が大きく、これが伝
送効率を悪くする原因となつている。 これらは、ビツト伝送速度が遅く、データ長が
短く、且つST数が多い場合に、顕著となる。 本発明の目的は、STでの中継遅れをなくし、
伝導効率の高いループ式データウエイシステムの
回線制御方法を提供するにある。 本発明の特徴は、他のSTの占有要求を問合せ
する為の問合せフレームを、問合せ部と宣言部で
構成し、各STは、上流回線から入力する問合せ
部のビツトパターンを受信しながら、順次遅延な
く下流回線に再生中継し、占有要求のあるSTは、
問合せ部を受信したあと、該宣言部の位置に占有
の宣言パターン（RSV）を先行書込みして下流
回線に送出し、問合せ部に続いて上流回線から入
力する宣言部の内容により優先制御を行うように
していることである。 占有の宣言を先行書込みしたSTは、宣言部の
受信データが、未占有であれば占有権を獲得した
と判断し、又既に占有済みであれば占有権を獲得
できなかつたと判断する。 この場合、占有権を獲得したと判断したSTは、
RSVパターンに続いてDATAの送信を行う。 本発明による回線制御方法を実現するSTの一
実施例ブロツク図を第４図に、そのタイムチヤー
トを第５図に示している。 第４図において、受信回路９は、上流回線（伝
送路）からのデータを入力し、その出力７ａを復
調回路１１、クロツク再生回路１２に入力させ
る。同時に、出力７ａは、同期回路２０で同期が
とられ、セレクタ２１、送信回路１０を介して下
流回線に送出される。 この為、上流回線からのデータは、ほとんど遅
延なく下流回線に送出される。 復調回路１１の出力７ｃ、及びクロツク再生回
路１２の出力受信クロツク７ｂはシフトレジスタ
２２へ入力される。 受信データ７ａにPOLパターンが来てシフト
レジスタ２２へ所定ビツト数入力されると比較器
２４はこれを検出する。送信要求があれば、制御
回路２７は、制御回路２９からの送信要求７ｅに
よつて、オアゲート３０を介してセレクタ２１を
切り換え、又RSVパターンジエネレータ３２を
イネーブル（EN）とし、セレクタ３１、変調回
路１３を介してRSVパターンを順次送出する。 これは、受信データのPOLパターンを遅れな
く再生中継し、その後引き続き、自STにて発生
させたRSVパターンを挿入したことになる。 更にPOLパターンは、シフトレジスタ２３へ
シフトされ、比較器２６にてPOLパターンが検
出され、この時、比較器２５にてRSVの空きパ
ターンが検出されると、占有権を獲得したと判断
し、制御回路２８によりセレクタ２１を自ST送
信モードへ切り換え、且つセレクタ３１により自
STの送信DATAを変調回路１３へ入力し、下流
回線へ送出する。 比較器２５にて検出したパターンが、既に占有
済みのパターン（RSV）であれば、占有権を獲
得できなかつたものと判断し、制御回路２８によ
りセレクタ２１を同期回路２０の出力を選ぶ中継
モードとなる。 第５図のタイムチヤートから明らかな様に、受
信データａから送信データ７ｉ迄の中継遅れ時間
は、同期回路２０による再同期のための遅れだけ
であり（１ビツト間隔以内）、POLパターン分
（第５図では８ビツト間隔分）の遅延が必要な従
来例に比べ大幅に短縮されている。 従来例を示す第２図に対応する本発明の図面を
第６図に示している。 第２図と第６図を比較すると、従来の問合せフ
レーム（POL）が本発明では、問合せ部Ｐ（POL
パターン）と宣言部Ｓから構成されていること
と、本発明においては、問合せ部Ｐおよび宣言部
Ｓは、それぞれ各STを特別に遅らせることなく
再生中継されていることである。 本発明においては問合せフレームが問合せ部Ｐ
と宣言部Ｓから構成されるため、X2のごとく第
２図のX1に比べ長くなつているが、再生中継遅
れがなくなつているので、Z3、Z4の部分が小さ
くなり、データの伝送効率が向上していることが
理解できる。 尚第６図の実施例では、ST３は、DATAの送
信終了後、一巡して来たDATAを受信してから
POLパターンを送出している例を示しているが、
DATAの送信終了後直ちにPOLパターンを送出
しても良い。 第７図は、本発明になる回線制御手順のフロー
チヤートを整理して示している。 前回の送信STは、データ送信終了後、POLパ
ターン、未占有パターン（宣言部Ｓのパターン）
を送出し、回線を解放するが、通常、各STは、
これを単に再生中継し、POLパターンを検出し
たならば、送信要求（回線の占有要求と同じ意
味）があるかどうかを判断し、要求のないSTは
単に受信データリピートモードへ移行する。 送信要求のあるSTは、当該宣言部Ｓの位置に、
RSVパターンを先行書込みし、その後受信する
上流STの占有表示が、既に占有済みかを検出し、
占有されていれば回線を占有できないとして受信
データリピートモードへ移行する。 未だ占有されていない場合だけ、自STのデー
タの送信を始め、終了したならばPOL、未占有
パターンを送出し回線の占有権を解放する。 本発明による回線制御方法と従来例の回線制御
方法を次のような条件下で比較すると、伝送効率
は次表の通りとなる。 (1) 伝送速度 1Mbps (2) ループ長全長 500ｍ (3) データ長 64〜512バイト (4) ST台数 最大64台
【表】
このように、従来例では、ST台数を30台から
64台に増加させると伝送効率は54％から40％に大
幅低下するが、本発明では各STでの中継遅れが
ほとんどないので、同一条件では、74％から72％
へ、わずか２％低下するのみである。 また本発明によれば、同じST台数、データ長
の場合、従来例に比べ大幅に伝送効率を向上させ
ることができる。
64台に増加させると伝送効率は54％から40％に大
幅低下するが、本発明では各STでの中継遅れが
ほとんどないので、同一条件では、74％から72％
へ、わずか２％低下するのみである。 また本発明によれば、同じST台数、データ長
の場合、従来例に比べ大幅に伝送効率を向上させ
ることができる。
第１図は、本発明が適用される一般的なループ
式データウエイシステムの一実施例図、第２図
は、従来例の伝送手順の１つを示すタイムチヤー
ト、第３図は、一般的なDATAのフレーム構成
を示す図、第４図は、本発明の回線制御方法を実
現するステーシヨンの一実施例ブロツク図、第５
図は、第４図の動作説明用のタイムチヤート、第
６図は、本発明による伝送手順を第２図に対応さ
せて示した図、第７図は、本発明による回線制御
手順のフローを整理して示した図である。 ９……受信回路、１０……送信回路、１１……
復調回路、１２……クロツク再生回路、１３……
変調回路、２０……同期回路、２１，３１……セ
レクタ、２２，２３……シフトレジスタ、２４〜
２６……比較器、２７〜２９……制御回路、３２
……RSVパターンジエネレータ。
式データウエイシステムの一実施例図、第２図
は、従来例の伝送手順の１つを示すタイムチヤー
ト、第３図は、一般的なDATAのフレーム構成
を示す図、第４図は、本発明の回線制御方法を実
現するステーシヨンの一実施例ブロツク図、第５
図は、第４図の動作説明用のタイムチヤート、第
６図は、本発明による伝送手順を第２図に対応さ
せて示した図、第７図は、本発明による回線制御
手順のフローを整理して示した図である。 ９……受信回路、１０……送信回路、１１……
復調回路、１２……クロツク再生回路、１３……
変調回路、２０……同期回路、２１，３１……セ
レクタ、２２，２３……シフトレジスタ、２４〜
２６……比較器、２７〜２９……制御回路、３２
……RSVパターンジエネレータ。
Claims (1)
- １ それぞれ計算機や各種端末装置が接続されて
なる複数個のステーシヨンと、該複数個のステー
シヨンをループ状に縦続接続させる回線とを備
え、各ステーシヨンは、回線の占有要求を問合せ
する問合せフレームに応答するループ式データウ
エイシステムの回線制御方法において、該問合せ
フレームを問合せ部と宣言部で構成し、占有要求
のない各ステーシヨンは、上流回線から入力する
ビツトパターンを下流回線に中継し、占有要求の
あるステーシヨンは、問合せ部の中継後、中継動
作をやめて、該宣言部の位置に占有の宣言パター
ンを書き込んで下流回線に送出し、占有の宣言パ
ターンを送出したステーシヨンのうち、問合せ部
に続いて上流回線から入力する宣言部の内容が、
回線の未占有状態のパターンを受けたステーシヨ
ンのみが、自ステーシヨンのデータを引きつづき
送出する動作を行うことを特徴とするループ式デ
ータウエイシステムの回線制御方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56104483A JPS586637A (ja) | 1981-07-06 | 1981-07-06 | ル−プ式デ−タウエイシステムの回線制御方法 |
| EP82106006A EP0069382B1 (en) | 1981-07-06 | 1982-07-05 | Loop type data highway system |
| DE8282106006T DE3267151D1 (en) | 1981-07-06 | 1982-07-05 | Loop type data highway system |
| US06/395,327 US4510494A (en) | 1981-07-06 | 1982-07-06 | Loop type data highway system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56104483A JPS586637A (ja) | 1981-07-06 | 1981-07-06 | ル−プ式デ−タウエイシステムの回線制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS586637A JPS586637A (ja) | 1983-01-14 |
| JPH0151221B2 true JPH0151221B2 (ja) | 1989-11-02 |
Family
ID=14381801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56104483A Granted JPS586637A (ja) | 1981-07-06 | 1981-07-06 | ル−プ式デ−タウエイシステムの回線制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4510494A (ja) |
| EP (1) | EP0069382B1 (ja) |
| JP (1) | JPS586637A (ja) |
| DE (1) | DE3267151D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2556536B1 (fr) * | 1983-12-09 | 1990-02-02 | Inf Milit Spatiale Aeronaut | Procede de communication asynchrone en anneau d'informations numeriques, et dispositif de traitement reparti utilisant ce procede |
| JPS60141049A (ja) * | 1983-12-28 | 1985-07-26 | Hitachi Ltd | ル−プネツトワ−ク制御方式 |
| US4665517A (en) * | 1983-12-30 | 1987-05-12 | International Business Machines Corporation | Method of coding to minimize delay at a communication node |
| DE3583177D1 (de) * | 1984-05-04 | 1991-07-18 | Siemens Ag | Verfahren und schaltungsanordnung zum herstellen von verbindungen und uebertragen von nachrichtensignalen zwischen teilnehmerstellen bzw. leitungsanschlussgruppen in einer eine ringleitungsanordnung aufweisenden fernmeldevermittlungsanlage, insbesondere einer datenvermittlungsanlage. |
| GB8419641D0 (en) * | 1984-08-01 | 1984-09-05 | Firstquad Ltd | Computer printer scheduler |
| EP0194674B1 (en) * | 1985-03-12 | 1992-06-24 | Honda Giken Kogyo Kabushiki Kaisha | Multiplex transmission system |
| US5023891A (en) * | 1989-07-25 | 1991-06-11 | Sf2 Corporation | Method and circuit for decoding a Manchester code signal |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137639A (ja) * | 1974-04-22 | 1975-10-31 | ||
| JPS51150245A (en) * | 1975-06-18 | 1976-12-23 | Mitsubishi Electric Corp | Loop transmission control system |
| JPS52131083A (en) * | 1976-04-28 | 1977-11-02 | Japanese National Railways<Jnr> | Remote control system |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS534761B2 (ja) * | 1971-12-10 | 1978-02-21 | ||
| US3755786A (en) * | 1972-04-27 | 1973-08-28 | Ibm | Serial loop data transmission system |
| JPS52117004A (en) * | 1976-03-29 | 1977-10-01 | Hitachi Ltd | Error control for loop transmission |
| US4199661A (en) * | 1978-05-05 | 1980-04-22 | Control Data Corporation | Method and apparatus for eliminating conflicts on a communication channel |
| US4346440A (en) * | 1978-06-30 | 1982-08-24 | Motorola, Inc. | Advanced data link controller |
| US4237553A (en) * | 1978-12-26 | 1980-12-02 | Bell Telephone Laboratories, Incorporated | Data packet multiplexing in a staggered fashion |
| US4236245A (en) * | 1979-04-17 | 1980-11-25 | Bell Telephone Laboratories, Incorporated | Ring communication system data packets reusable a variable number of times |
| US4335426A (en) * | 1980-03-10 | 1982-06-15 | International Business Machines Corporation | Remote processor initialization in a multi-station peer-to-peer intercommunication system |
| DE3069679D1 (en) * | 1980-12-08 | 1985-01-03 | Ibm | Method of transmitting information between stations attached to a unidirectional transmission ring |
| US4383315A (en) * | 1981-07-20 | 1983-05-10 | Bell Telephone Laboratories, Incorporated | Idle time slot seizure and transmission facilities for loop communication system |
-
1981
- 1981-07-06 JP JP56104483A patent/JPS586637A/ja active Granted
-
1982
- 1982-07-05 DE DE8282106006T patent/DE3267151D1/de not_active Expired
- 1982-07-05 EP EP82106006A patent/EP0069382B1/en not_active Expired
- 1982-07-06 US US06/395,327 patent/US4510494A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137639A (ja) * | 1974-04-22 | 1975-10-31 | ||
| JPS51150245A (en) * | 1975-06-18 | 1976-12-23 | Mitsubishi Electric Corp | Loop transmission control system |
| JPS52131083A (en) * | 1976-04-28 | 1977-11-02 | Japanese National Railways<Jnr> | Remote control system |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0069382A1 (en) | 1983-01-12 |
| EP0069382B1 (en) | 1985-10-30 |
| JPS586637A (ja) | 1983-01-14 |
| DE3267151D1 (en) | 1985-12-05 |
| US4510494A (en) | 1985-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0147994B1 (en) | Reconfigurable collision avoiding system, station and protocol for a two path multiple access digital communications system | |
| US6944173B1 (en) | Method and system for transmitting data between a receiver and a transmitter | |
| JPS58217B2 (ja) | デ−タ伝送方式 | |
| JPH0325103B2 (ja) | ||
| JPS59188256A (ja) | ル−プ伝送システムの伝送方法 | |
| JPH0151221B2 (ja) | ||
| JPH0654911B2 (ja) | マスターシップを転送する方法および装置 | |
| EP0268664B1 (en) | A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention | |
| JP3075649B2 (ja) | 時分割多重通信方式 | |
| JP3130604B2 (ja) | 通信回線制御方式 | |
| JPH0149065B2 (ja) | ||
| JP3125325B2 (ja) | 蓄積型星型通信網における送信制御方式 | |
| JP3337907B2 (ja) | 多重伝送システム | |
| JPS5910627B2 (ja) | ル−プ通信システムにおける送信権獲得方式 | |
| JP2693799B2 (ja) | データ伝送方式 | |
| JPH0560699B2 (ja) | ||
| JPS59100651A (ja) | ル−プバスによるハンドシエイク伝送方式 | |
| JPS6342990B2 (ja) | ||
| JPS6359098A (ja) | タイムスロツトシフト制御方式 | |
| JPS6349945B2 (ja) | ||
| JPS6110342A (ja) | 計算機ネツトワ−ク | |
| JPS63294030A (ja) | バス形の網の情報転送方式 | |
| JPS5848925B2 (ja) | スロット・アクセス・デ−タ転送方式 | |
| JPS589619B2 (ja) | デ−タ通信システム | |
| JPS59117352A (ja) | バスを用いた通信システム |