JPH0137751B2

JPH0137751B2 -

Info

Publication number: JPH0137751B2
Application number: JP60119674A
Authority: JP
Inventors: Kunihiro Matsubara
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1985-06-04
Filing date: 1985-06-04
Publication date: 1989-08-09
Also published as: JPS61277996A

Description

【発明の詳細な説明】［発明の技術分野］本発明は外部音の波形をサンプリングして記憶
し、この記憶した外部音を音階音として出力する
電子楽器に関するものである。

［従来技術］このような電子楽器は、実際に入力した外部音
が適当かどうか判断する必要があるが、この判断
を行うためには、従来はチエツクキー等によりチ
エツク装置を作動させて、入力した外部音を出力
させてみたり、もしくはこの入力した外部音の音
で実際に演奏してみて判断するといつた方法がと
られている。

［従来技術の問題点］しかしながら、上記のものでは、入力した外部
音のチエツクを行うためには、新たにチエツク装
置を作動させるという作業が必要であり、またそ
のチエツク装置により聴くことができる音は入力
した音だけであり、この外部音の音高を変化させ
て聴くには実際に鍵盤等により演奏することによ
つてしか行うことができないという問題点があつ
た。

［発明の目的］そこで、本発明の目的は、入力した外部音の評
価を行う場合、入力が確実に行われたか否か、ま
た入力音のレベルや音質が適当か否かを判断する
作業を簡略化することができた電子楽器を提供す
ることにある。

［発明の要点］この目的を達成するため、本発明は外部音の入
力完了を検出すると、この外部音を特定の音階音
として放音するようにしたことを要点とするもの
である。

［発明の概略］第１図は発明の概略を示すもので、マイク１を
通じて外部音は電気信号に変換され、この外部音
信号の波形データは記憶手段２にプリセツトされ
ていく。この外部音の波形データのプリセツト
は、CPU３から検出手段４を介して記憶手段２
に与えられるアドレスデータに応じて行われる。
検出手段４には記憶手段２のエンドアドレスデー
タが記憶されており、上記記憶手段２の書き込み
アドレスデータが順次歩進されてこのエンドアド
レスデータに一致すると、外部音の波形データの
プリセツトの完了であることが判断されて検出さ
れ、その一致信号がCPU３に与えられる。

すると、CPU３は記憶手段２に対する読み出
しアドレスデータを検出手段４を通じて供給す
る。この読み出しアドレスデータは音高付加手段
５からキヤリー信号が与えられるごとに順次歩進
されるものであり、記憶手段２より外部音の波形
データを読み出して放音手段６に与え、外部音の
放音を行わせていく。この場合、「ド、ミ、ソ」
の音高で外部音の放音を行わせるものとすると、
音高付加手段５からのキヤリー信号は、はじめ
「ド」の音高に応じた速度で出力されていくこと
になる。そして「ド」の放音が終わると、今度は
「ミ」の音高に応じた速い速度で出力され、次に
は「ソ」でさらに速い速度となる。従つて、それ
に応じて、記憶手段２の読み出し速度が速くな
る。その結果、放音手段６からは「ド、ミ、ソ」
の３音が所定期間ずつ放音される。

［実施例の構成］第２図は本発明の一実施例に係る電子楽器の全
体回路を示し、キー部９のサンプリングキー（図
示せず）の操作があると、上記マイク１より入力
された外部音の電気信号はＡ／Ｄ変換器７で
CPU３からサンプリング信号ｌが与えられるご
とに、その時の外部音信号のレベルがＡ−Ｄ変換
され、EMU RAM８に順次書き込まれていく。
このEMU RAM８の書込みアドレスデータｈ
は、CPU３によつて書込みアドレスセツト部１
０にセツトされたものがゲート１１を介して
EMU RAM８に与えられる。このEMU RAM
８の書込みアドレスに書込まれたデータは逐時ト
リガ検出部１２に与えられて、外部音の波形の最
初の立上がりが検出され、この立上がりを検出す
るとトリガ信号ｇがCPU３に与えられる。即ち、
トリガ検出部１２は外部音の波形信号の振幅レベ
ルがある値を越えたことによりトリガ信号ｇを発
生する。

また、CPU３からスタートアドレスセツト部
１３、エンドアドレスセツト部１４、リターンア
ドレスセツト部１５には夫々、スタートアドレス
データｃ、エンドアドレスデータｅ、リターンア
ドレスデータｄがセツトされ、上記トリガ信号ｇ
がCPU３に与えられると、スタートアドレスセ
ツト部１３からのスタートアドレスデータｃがゲ
ート１６、＋１回路１７、上記ゲート１１を介し
てEMU RAM８に与えられ、＋１回路１７で順
次信号ｑに応じた速度でインクリメントされて外
部音の波形データがスタートアドレス地点から順
次書き込まれていく。の順次インクリメントされ
るアドレスデータは、エンドアドレスセツト部１
４からのエンドアドレスデータｅとともに一致検
出回路１８に与えられて一致判別が行われ、一致
すると一致信号ｒがCPU３に与えられて、EMU
RAM８への外部音の波形データの書き込みが停
止される。このスタートアドレスデータｃからエ
ンドアドレスデータｅまでのアドレス歩進は
EMU RAM８の読み出し時においても同様にし
て行われる。また、外部音の波形データを繰り返
し読み出す場合には、スタートアドレスデータｃ
と同じようにリターンアドレスセツト部１５のリ
ターンアドレスデータｄがゲート１６、＋１回路
１７、ゲート１１を介してEMU RAM８に与え
られ、このリターンアドレスデータｄからエンド
アドレスデータｅまでアドレス歩進がなされる。
そして、一致検出部１８にて一致検出がなされる
と、再びリターンアドレスデータｄをゲート１６
を介し、＋１回路１７、ゲート１１を介してEMU
RAM８へ与える。そして、順次アドレスデータ
を歩進してゆく。

さらに、上記外部音の波形データの書き込み時
及び読み出し時には、音階データセツト部１９に
音階データｂが予めプリセツトされ、この音階デ
ータｂはゲート２０を介して音階カウンタ２１に
セツトされ、例えばデクリメント処理が行なわ
れ、「０」になるとキヤリー信号ｎがCPU３に与
えられる。キヤリー信号ｎがCPU３に与えられ
ると、CPU３から＋１回路１７にインクリメン
ト信号ｑが順次与えられるとともに、書き込み時
にはＡ／Ｄ変換器７に上記サンプリング信号ｌが
順次与えられていく。上記音階データｂの値が大
きいと、音階カウンタ２１からキヤリー信号ｎの
出力するタイミングがゆつくりとしたものとな
り、EMU RAM８に対する読み出しアドレスの
インクリメント速度もゆつくりしたものとなつ
て、外部音がより低音で放音出力されていくこと
になる。上記CPU３から音階分けレジスタ２２
には、外部音を「ド（C₄）」の音階で放音すると
きは「０」、「ミ（E₄）」の音階で放音するときは
「１」、「ソ（G₄）」の音階で放音するときは「２」
の各音階分けデータＴがセツトされ、このデータ
に応じて音階データセツト部１９にセツトされる
上記音階データｂの値が決定されていく。また上
記CPU３からサンプリングフラグレジスタ２３
にはサンプリングフラグが外部音の波形データの
書き込み直後の読み出し時にプリセツトされ、プ
リセツトされた外部音をチエツクするモードにあ
ることが記憶される。

上記EMU RAM8より読み出された外部音の
波形データは、乗算部２４に与えられ、この乗算
部２４でCPU３によつてエンベロープデータセ
ツト部２５にセツトされたエンベロープデータＳ
が乗算されＡ／Ｄ変換器２６を介してスピーカ２
７より放音出力されていく。上記エンベロープデ
ータセツト部２５にセツトされるエンベロープデ
ータは、タイマ部２８の外部音の放音開始からタ
イムカウントされるタイムカウントデータの値に
応じて順次切り換えられていく。

上記ゲート１１はCPU３からのゲート信号ｋ
によつて、その出力を書込みアドレスデータｈか
ら＋１回路１７のアドレスデータに取り換える。
また、ゲート１６は一致検出回路１８からの一致
信号ｒによつて、その出力をスタートアドレスデ
ータｃからリターンアドレスデータｄに切り換
え、ゲート２０はOPU３からのロード信号ｍに
よつて開成される。又、EMU RAM８へのアク
セスはCPU３からの読出／書込信号Ｒ／Ｗによ
つて行われる。

［実施例の動作］次に本実施例の動作につき、第３図のフローチ
ヤートを参照して詳述する。

外部音を記録するには、キー部９のサンプリン
グキー（図示せず）をオンすればよい。すると、
CPU３は、音階分けレジスタ２２、タイマ部２
８、音階カウンタ２１、サンプリングフラグレジ
スタ２３、EMU RAM８をすべてクリアないし
リセツトし（ステツプS₁）、キーサンプリングを
行つてサンプリングキーのキー操作を判別し（ス
テツプS₂、S₃）、音階データセツト部１９に書き
込み時の所定の音階データｂ（サプリング周波数
データ）をセツトするとともに、スタートアドレ
スセツト部１３、エンドアドレスセツト部１４、
書込みアドレスセツト部１０にスタートアドレス
データｃ、エンドアドレスデータｅ、書込みアド
レスデータｈを夫々プリセツトする（ステツプ
S₄、S₅、S₆）。

これにより、スタートアドレスセツト部１３の
スタートアドレスデータｃはゲート１６を介して
＋１回路１７にプリセツトされるとともに、この
スタートアドレスデータＣはさらに＋１回路１７
からゲート１１にも与えられる。書込みアドレス
セツト部１０の書込みアドレスデータｈはゲート
１１を介してEMU RAM８に与えられる。

この書き込みの場合の音階データｂは、読み出
し時の「ド、ミ、ソ」の音階に応じたものとは異
なり、比較的小さい値がプリセツトされる。即
ち、高い周波数でサンプリング動作が行われるこ
とになる。

次いで、CPU３は、ゲート２０、音階カウン
タ２１にロード信号ｍを与え音階データセツト部
１９内の音階データｂを音階カウンタ２１にプリ
セツトさせてデクリメント処理を行わせ（ステツ
プS₇）、音階カウンタ２１からキヤリ信号ｎが得
られると、サンプリング信号ｌをＡ／Ｄ変換器７
に与えてマイク１より入力される外部音をＡ−Ｄ
変換したデータをEMU RAM８にプリセツトさ
せて（ステツプS₈）、EMU RAM８に対する読
出し／書込み信号Ｒ／Ｗを読出状態として、今プ
リセツトされた外部音の波形データをEMU
RAM８より出力させてトリガ検出部１２に与え
させる（ステツプS₉）。そして、CPU３はこのス
テツプS₇〜S₉の処理をトリガ検出部１２からトリ
ガ信号ｇが得られるまで繰り返して（ステツプ
S₁₀）、外部音の波形の立上にすなわち外部音の入
力開始を検出する。

この外部音の入力開始を検出すると、CPU３
はゲート１１にゲート信号ｋを与えて、EMU
RAM８にスタートアドレスデータｃを与えさ
せ、音階カウンタ２１からキヤリー信号ｎが与え
られるごとに＋１回路１７にインクリメント信号
ｑを与えてEMU RAM８に対する書込みアドレ
スデータを順次インクリメントさせて、エンドア
ドレスデータｅに達するまで外部音の波形データ
をEMU RAM８に書き込ませていく（ステツプ
S₁₁、S₁₂）。

このようにして、ステツプS₁〜S₆の外部音の波
形データのプリセツト処理のための事前処理の
後、ステツプS₇〜S₁₀の外部音の入力開始検出が
なされてから、ステツプS₁₁、S₁₂の外部音の波形
データの書き込み処理が行われていく。上記ステ
ツプS₇〜S₁₀の処理により外部音の放音開始から
正確に波形データがプリセツトされていくことに
なる。

＋１回路１７からのアドレスデータがエンドア
ドレスデータｅに達して、一致検出回路１８より
一致信号ｒが与えられると、CPU３は外部音の
波形データの書き込み終了したことを判別して、
エンベロープデータｓをエンベロープデータセツ
ト部２５にセツトし、スタートアドレスセツト部
１３、エンドアドレスセツト部１４、リターンア
ドレスセツト部１５にスタートアドレスデータ
ｃ、エンドアドレスデータｅ、リターンアドレス
データｄを夫々プリセツトし直して、音階分けレ
ジスタ２２に「０」の音階分けデータＴをセツト
する（ステツプS₁₃、S₁₄、S₁₅）。

次いでCPU３は音階分けレジスタ２２の音階
分けデータＴが「０」であることから、第１音目
の「ド」の放音であることを判別し（ステツプ
S₁₆）、音階データセツト部１９に「ド（C4）」の
音階データｂをセツトしてロード信号ｍをゲート
２０、音階カウンタ２１に与えて、この音階デー
タｂを音階カウンタ２１にプリセツトさせ（ステ
ツプS₁₇、S₁₈）、サンプリングフラグをサンプリ
ングフラグレジスタ２３に立てて外部音をチエツ
クするモードにあることをメモリしておく（ステ
ツプS₁₉）。

そして、CPU３はEMU RAM８に対する読
出／書込信号Ｒ／Ｗを読み出し状態として、音階
カウンタ２１からキヤリー信号ｎが与えられるご
とに、EMU RAM８より各アドレス点の外部音
の波形データを読み出して＋１回路１７にインク
リメント信号ｑを与えてEMU RAM８に対する
読み出しアドレスデータを順次インクリメントさ
せ（ステツプS₂₀）、タイマ部２８からのタイムカ
ウントデータの値に応じたエンベロープデータＳ
をエンベロープデータセツト部２５に与える（ス
テツプS₂₁、S₂₂）。次いで、CPU３はサンプリン
グフラグが立つていることから外部音をチエツク
するモードにあることを判別し（ステツプS₂₃）、
上記ステツプS₂₀〜S₂₃の読み出し処理を一致検出
回路１８より一致信号ｒが得られるまで繰り返し
していく（ステツプS₂₄）。

これにより外部音が「ド」の音階で放音放出さ
れていく。

このようにして、ステツプS₁₃〜S₁₉の外部音の
放音処理のための事前処理の後、ステツプS₂₀〜
S₂₄の外部音の放音処理が行われていく。

こうして、外部音の波形データプリセツト後、
チエツクし易いようにこのプリセツトされた外部
音が直ちに放音出力されていく。

一致検出回路１８から一致信号ｒが与えられる
と、CPU３は外部音の放音処理が終了したこと
を判別して、音階分けレジスタ２２の音階分けデ
ータＴを＋１として「１」とし、サンプリングフ
ラグをオフする（ステツプS₂₅、S₂₆）。次いで、
CPU３は音階分けレジスタ２２の音階分けデー
タＴが「１」であることから、第２音目の「ミ」
の放音であることを判別し（ステツプS₁₆）、音階
データセツト部１９に「ミ（E₄）」の音階データ
ｂをセツトして、同様にしてこの音階データｂを
音階カウンタ２１にプリセツトさせて、サンプリ
ングフラグを立てる（ステツプS₂₇、S₁₈、S₁₉）。
そして、同じくステツプS₂₀〜S₂₄の外部音の放音
処理が繰り返され、今度は外部音が「ミ」の音階
で放音出力されていく。

この「ミ」の放音が終ると、同様にして音階分
けデータＴがさらに＋１されて「２」となり、こ
れに応じた「ソ（G₄）」の音階データｂが音階カ
ウンタ２１にセツトされ（ステツプS₂₈）、同じよ
うに外部音が「ソ」の音階で放音出力されてい
く。

こうして、外部音の波形データプリセツト後、
外部音が「ド、ミ、ソ」の音高で放音出力され、
演奏者は入力された外部音のレベルや音質を自動
的にチエツクすることができる。

なお、キー部９でサンプリングキー以外のキー
がオンされると、そのキーに応じた処理が行なわ
れていく（ステツプS₂₉）。

そして、いま「ソ」の音階音の出力が終了する
と、ステツプS₁₆の次にステツプS₂へ移行し、放
音出力動作は終了する。

なお、外部音のプリセツトの後、直ちにこの入
力された外部音を放音出力するのではなく、少し
時間を置いてから出力してもよく、外部音に付加
される音高は「ド、ミ、ソ」以外でもよく、また
和音として同時に複数音を出力してもよく、逆に
単に１つの音階音を出力してもよい。更には曲の
メロデイであつてもよい。そして、このようにし
て入力設定された外部音を音源信号とすることが
でき、キー部９の例えば演奏鍵の操作にて、所望
の楽曲の演奏がこの音源信号を使用して行われ
る。

［発明の効果］以上述べたように、本発明は外部音の入力完了
を検出すると、この外部音を特定の音階音として
放音するようにしたから、入力した外部音をチエ
ツクするため、新たにチエツク装置を作動させる
操作が不要となり、チエツク作業が非常に簡略化
されて楽になる。また、入力した音階音が特定の
音階音として出力されるから、実際に外部音を楽
音として用いて演奏した場合を容易に想定するこ
とができ、従来の楽器でこのようなことを行うに
は、入力した外部音に基づいて実際に演奏をしな
くてはならなかつたが、このような手間も省くこ
とができてチエツクが楽となり、この結果、入力
された外部音のレベルや音質を実際の演奏の場合
にあてはめて簡単にチエツクできる等の効果を奏
する。

【図面の簡単な説明】

第１図は本発明の概略図、第２図は本発明の一
実施例に係る電子楽器の全体回路図、第３図は入
力された外部音に「ド、ミ、ソ」の音階をつけて
放音させる処理のフローチヤートの図である。１……マイク、２……記憶手段、３……CPU、
４……検出手段、５……音高付加手段、６……放
音手段、８……EMU RAM、１３……スタート
アドレスセツト部、１４……エンドアドレスセツ
ト部、１５……リターンアドレスセツト部、１８
……一致検出回路、１９……音階データセツト
部、２１……音階カウンタ、２２……音階分けレ
ジスタ、２４……乗算部、２５……エンベロープ
データセツト部。

Claims

【特許請求の範囲】１外部音の波形信号をデジタル波形信号として
記憶する波形信号記憶手段と、この波形信号記憶手段のアドレスを記憶するア
ドレス記憶手段と、このアドレス記憶手段の記憶内容を更新する速
度を指定するためのデータを記憶するデータ記憶
手段と、このデータ記憶手段に記憶されているデータに
基づく速度で上記アドレス記憶手段の記憶内容を
更新する更新手段と、上記波形信号記憶手段に対する外部音の波形信
号の書き込みを指示する書込指示手段と、この書込指示手段の指示に従い、上記波形信号
記憶手段に対し外部音の波形信号の書き込みを行
う書込手段と、この書込手段による外部音の波形信号の書き込
みの際に、上記波形信号記憶手段のエンドアドレ
スを検出するエンドアドレス検出手段と、上記波形信号記憶手段に記憶されている外部音
の波形信号を読み出す読出手段と、楽音の音階を指定する音階指定手段と、を有し、上記書込手段は、上記書込指示手段からの指示
があると、上記データ記憶手段に記憶されている
サンプリングの速度を指定するデータに基づく更
新速度にて上記更新手段に上記アドレス記憶手段
の記憶内容の更新をさせながら、該アドレス記憶
手段に記憶されているアドレスに従つて外部音の
波形信号を上記波形信号記憶手段に書き込み、上記読出手段は、上記エンドアドレス検出手段
により上記波形信号記憶手段のエンドアドレスが
検出されると、上記データ記憶手段に記憶されて
いる特定の音階に対応する音高を指定するデータ
に基づく更新速度であつて、上記サンプリングの
速度を指定するデータに基づく更新速度とは異な
る更新速度にて上記更新手段に上記アドレス記憶
手段の記憶内容を更新をさせながら、該アドレス
記憶手段に記憶されているアドレスに従つて外部
音の波形信号を上記波形信号記憶手段から特定の
音階音として読み出すとともに、上記音階指定手
段による音階の指定があつたときには、上記デー
タ記憶手段に記憶されている上記音階指定手段に
て指定された音階に対応する音高を指定するデー
タに基づく更新速度にて上記更新手段に上記アド
レス記憶手段の記憶内容の更新をさせながら、該
アドレス記憶手段に記憶されているアドレスに従
つて外部音の波形信号を上記波形信号記憶手段か
ら上記音階指定手段にて指定された音階の音階音
として読み出すことを特徴とする電子楽器。２上記読出手段は、上記エンドアドレス検出手
段により上記波形信号記憶手段のエンドアドレス
が検出されると、上記データ記憶手段に記憶され
ている夫々互いに異なる音階に対応する音高を指
定する複数のデータに基づく更新速度にて上記更
新手段に上記アドレス記憶手段の記憶内容の更新
をさせながら、該アドレス記憶手段に記憶されて
いるアドレスに従つて外部音の波形信号を上記波
形信号記憶手段から複数の夫々互いに異なる音階
音として同時に読み出すとともに、上記音階指定
手段による音階の指定があつたときには、上記デ
ータ記憶手段に記憶されている上記音階指定手段
にて指定された音階に対応する音高を指定するデ
ータに基づく更新速度にて上記更新手段に上記ア
ドレス記憶手段の記憶内容の更新をさせながら、
該アドレス記憶手段に記憶されているアドレスに
従つて外部音の波形信号を上記波形信号記憶手段
から上記音階指定手段にて指定された音階の音階
音として読み出すことを特徴とする特許請求の範
囲第１項記載の電子楽器。３上記読出手段は、上記エンドアドレス検出手
段により上記波形信号記憶手段のエンドアドレス
が検出されると、上記データ記憶手段に記憶され
ている夫々互いに異なる音階に対応する音高を指
定する複数のデータに基づく更新速度にて上記更
新手段に上記アドレス記憶手段の記憶内容の更新
をさせながら、該アドレス記憶手段に記憶されて
いるアドレスに従つて外部音の波形信号を上記波
形信号記憶手段から複数の夫々互いに異なる音階
音として連続的に読み出すとともに、上記音階指
定手段による音階の指定があつたときには、上記
データ記憶手段に記憶されている上記音階指定手
段にて指定された音階に対応する音高を指定する
データに基づく更新速度にて上記更新手段に上記
アドレス記憶手段の記憶内容の更新をさせなが
ら、該アドレス記憶手段に記憶されているアドレ
スに従つて外部音の波形信号を上記波形信号記憶
手段から上記音階指定手段にて指定された音階の
音階音として読み出すことを特徴とする特許請求
の範囲第１項記載の電子楽器。