JPH0136715B2 - - Google Patents

Info

Publication number
JPH0136715B2
JPH0136715B2 JP2101882A JP2101882A JPH0136715B2 JP H0136715 B2 JPH0136715 B2 JP H0136715B2 JP 2101882 A JP2101882 A JP 2101882A JP 2101882 A JP2101882 A JP 2101882A JP H0136715 B2 JPH0136715 B2 JP H0136715B2
Authority
JP
Japan
Prior art keywords
layer
mesa
melt
substrate
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2101882A
Other languages
English (en)
Other versions
JPS57152185A (en
Inventor
Hainen Yotsuhien
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS57152185A publication Critical patent/JPS57152185A/ja
Publication of JPH0136715B2 publication Critical patent/JPH0136715B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/955—Melt-back

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 この発明は一つの基板上にいくつもの半導体層
を順次に重ねて析出させ電極をとりつけてPN接
合によつて横の限界がきめられているPN接合発
光ダイオード又はレーザー・ダイオードの製造方
法に関するものである。
半導体内にある光発生用の区域の中横方向にお
いて限定された狭い領域だけが活性化される発光
ダイオードを製作することは現在公知である。半
導体内にこのような領域を限定することは交互に
導電型を異にする複数の半導体層を設けそれらの
間に少くとも一つの阻止性のPN接合を形成させ
ることによつて実施される。この層列の間の阻止
性の接合は半導体内の活性化領域又は発光領域が
存在する個所には作られていない。この種の公知
発光ダイオードの製造工程には基板上に少くとも
一つの半導体層をエピタキシヤル析出させる第一
工程段階が含まれる。このエピタキシヤル層を設
けた基板はエピタキシイ装置から取り出されてエ
ツチング工程に移されエピタキシヤル層の一部が
除去された後再びエピタキシイ装置に入れられて
発光ダイオードとして必要な残りの層列がエピタ
キシヤル層の残りと露出した基板表面上に析出形
成される。これらの製造過程は文献（“NTZ”、
31〔２」、p.129―130）に発表されていた公知であ
る。このような方法によつて作られる発光ダイオ
ードならびにこの発明の方法によつて作られる光
ダイオードは、その発光面が横方向において狭い
範囲に限定されているため光伝送用のガラスフア
イバの結合に特に適している。上記の文献の第２
図には発光面を区画する直径50μｍのエツチング
孔の周りにPN接合が存在することが示されてい
る。この図に示されている残りのＮ−ガリウム・
アルミニウム・ヒ素の層とＰ―ガリウム・アルミ
ニウム・ヒ素の層は発光ダイオードに必要な残り
の層列を構成するもので、この発明の方法で作ら
れたダイオードにもこの層列が存在する。電流導
入用の電極についても同様である。
この発明の目的はこれらの原理的にはよく知ら
れている発光ダイオード又はレーザー・ダイオー
ドに対して従来の方法のようにエピタキシイ過程
を中断してフオトレジストを使用する工程段を挿
入する必要のない簡単な製造方法を提供すること
である。
この目的はこの発明の特許請求の範囲に特徴と
して挙げた工程を採用することによつて達成され
る。
特許請求の範囲第１項および第６項によつて具
体化されているこの発明の原理は、この発明の方
法において必要な写真蝕刻過程が同じく必要な複
数のエピタキシヤル析出過程の前に実施されるこ
とである。これによつてこれらのエピタキシヤル
析出過程が半導体板をエピタキシイ装置から取出
すことなく連続して順次に行なわれるようにな
る。この発明の方法では半導体板に溝ではなくメ
サが作られる。更に別の特徴はエピタキシイに先
立つてメサが作られるため、析出層の厚さがメサ
の上ではそれを取囲む区域の上よりも薄くなるこ
とである。これに基いて生ずる重要な特徴は先に
析出した半導体材料を再び除去する際既に薄い厚
さに作られたメサ表面上の一重層（特許請求の範
囲第１項の場合）又は二重層（特許請求の範囲第
６項の場合）が全部除去され、メサの頂上面従つ
て元の基板表面の一部が再び露出する。メサを取
囲む基板表面部分の上にはPN接合を持つ層が存
在する。この発明の方法ではこの表面区域の材料
の一部も容易に取り去ることができる。この発明
の方法の最後の部分は発光ダイオード又はレーザ
ー・ダイオードの層列特にヘテロ接合を持つ層列
の形成に関するものである。発光又はレーザー発
振の活性領域はこれらの層列内に含まれている。
メサを取囲んでPN接合があるため半導体を流
れる電流はメサの断面に限定され、側方を流れる
電流はPN接合によつて阻止される。従つてこの
発明による簡単な方法によつて作られたダイオー
ドにおいても従来の技術によるダイオードの場合
と同様に横方向において限定された狭い区域内で
光の放出が行われる。
図面に示した二種類の実施例についてこの発明
を更に詳細に説明する。
第１図に示したこの発明の方法の系統図によれ
ば、Ｎ型又はＰ型の基板１１が出発材料であり、
この基板にエツチングによつて各ダイオードに対
するメサ１２が作られる。メサの断面積は要求さ
れる発光面の大きさに対応して選定される。続い
てＰ型又はＮ型の半導体材料の層１４又は１１４
がエピタキシヤル成長によつて作られる。第１図
の左側に示した系統ではこの第一層はメサの表面
でその周囲の基板表面においてよりも薄くなるよ
うに設けられる。第１図の右側に示した系統では
この第一層がメサ上でその周囲よりも薄くなるこ
とは続く工程段階を考慮して必ずしも必要ではな
い。上に突き出したメサ上のエピタキシヤル層を
薄くすることはエピタキシヤル成長速度を低くす
ることによつて達成されるが、この低い成長速度
はエピタキシヤル成長用の溶融体の温度をゆつく
りと低下させることによつて得られる。
上記の系統図の第一法では第一層の材料の一部
が引続いて再溶融により除去される。これは溶融
体とエピタキシヤル層の温度を一時的に上昇させ
ることによつて実施される。この場合既に析出し
た材料が溶融体に戻される。メサの表面に析出し
ている層が薄いため再溶融によりメサ表面に析出
した第一層材料を全部除去することができる。次
の工程段においてＮ型又はＰ型の半導体材料から
成る第二層１６がエピタキシヤル析出する。
第二法においてもメサ上にその周囲よりも薄い
層が上記の低速析出によつて析出する。この層の
材料の部分的の溶融除去も第一法と同様に行われ
るが第二法の場合メサ上にある第一エピタキシヤ
ル層（これは基板とメサに対して反対の導電型で
ある）の材料の総てが除去されるようにする。更
に第一法においては第二エピタキシヤル層もメサ
上で薄くなるように析出させることができる。
再溶融することによりメサ表面では強制的に第
二層１６の材料が除去されこれによつて第二層の
材料も除去されるようになる。再溶融の終りに当
つて溶融体が第二層１６の材料と共に例えば押し
のけることによつて直接除かれず、溶融体と基板
１１の温度が再び引き下げられるときは層１６の
材料が改めてメサ表面１３上にも成長する。この
ことは層１６と特にメサ表面１３が基板１１と同
じ導電型のエピタキシヤル層１６で再び覆われる
ためむしろ有利である。このエピタキシヤル層の
作用によりその上に析出するエピタキシヤル層が
高い結晶完全性を示すようになる。
第一層１４の材料の再溶融は前に説明したよう
にこの層の材料の析出原料である溶融体を使用し
て行われる。しかし第一法の変形としてこの再溶
融に次の第二層の析出用の溶融体を使用して一時
的に温度を上昇させて実施することができる。し
かしこの場合第一層１４の材料が導電型を逆にし
ている第二層１６の析出用溶融体に混入するとい
う小さな欠点がある。
再溶融の第三の方法としては後で説明するよう
に特殊のエツチング用又は除去用の溶融体を使用
することができる。エツチング溶融体を使用する
場合短時間の温度上昇は不必要となる。
上記の工程が終了した段階では基板にある高さ
を持つメサが作られている。メサの周りでは二つ
の互に反対導電型の半導体材料の層１４と１６又
は１１４と１６が存在し、動作時にはここに阻止
性のPN接合が形成されている。これに反してメ
サ頂上面には析出層材料が全然存在しないか（第
二法の場合）あるいは基板とメサの材料と同じ導
電型である第二エピタキシヤル層材料だけが存在
する（第二法の場合）。従つてメサ上にはPN接
合は形成されていない。
続く工程においてエピタキシヤルによる第二の
半導体材料の層１６の上（第一法の場合）あるい
はメサの露出表面の上（第二法の場合）に別の層
１７，１８が成長し電流が流れるとここで発光現
象が起る。これらの層は例えばヒ化ガリウム又は
リン化インジウムのＰ層、Ｎ層あるいはＩ層であ
り、更に例えばヒ化ガリウム・アルミニウム又は
ヒ化リン化インジウム・ガリウムとその上のＰ型
又はＮ型のヒ化ガリウム・アルミニウム又はリン
化インジウムから成るヘテロ接合層もよく使用さ
れる。
この構造に電極をとりつけるとダイオードが完
成する。
第２図と第３図に第１図の第三行の工程段階に
よつて作られた構造を示す。第２図は第一法によ
るものであり、第３図は第二法によるものであ
る。１１は基板の一部であり、その上に表面１３
を持つメサ１２が作られている。１４および１１
４はエピタキシヤル成長により形成した第一の半
導体材料の層であり、第一法による第２図の構造
では層１４がメサ１２の側面で終つているからメ
サ表面１３には層１４の材料は存在しない。第二
法による第３図の構造では層１１４の一部がメサ
表面１３をも覆つているが、メサ表面上の層１１
４の厚さはその周囲の基板表面１５上の層１１４
の厚さより薄くなつている。第２図の場合エピタ
キシヤル成長により最初に作られた半導体材料の
層１４の厚さは再溶融除去に先立つてメサ頂上面
１３上で基板表面１５上よりも薄くしなければな
らない。点線１４は再溶融の前に作られている半
導体材料の層１４の境界を示している。メサ表面
１３でエピタキシヤルによる層の厚さを薄くする
ことによりメサ表面上のエピタキシヤルによる層
材料が溶融除去された後もエピタキシヤルによる
層１４の材料の一部が基板表面１５上に残され
る。このようにメサ１２の表面１３上に穴を持つ
層１４の形成はマスクを使用することなく実施さ
れる。
第４図に第１図の第四行目に示す工程段階の第
一法による構造を示す。層１４とメサ表面１３は
既に第二の層１６で覆われている。一例としてＮ
型基板を使用するものとして層１４と１６の導電
型が図に記入されている。これらの導電型は全部
反対にしてもよい。層１４と層１６の間のPN接
合は明らかに示されているが、メサ表面１３と層
１６の間にPN接合が存在しないことも明らかで
ある。
第５図に第１図の第二法において第二の層１６
が析出した構造を示す。メサ表面１３は層１１４
と層１６の双方で覆われているがメサ表面１３上
で層１６の厚さが基板表面１５の上よりも薄くな
つていることが必要である。
メサ表面１３の上でメサ１２と層１１４の間の
PN接合を取り除くため第二法では部分的の再溶
融除去より第６図に示した構造とする。層１６と
１１４の材料の再溶融除去はメサ表面１３上に層
１１４の材料が無くなるまで続ける。基板表面１
５上では層１６と場合によつては層１１４が厚い
ため層１１４の一部が残り、メサ１２の周囲の基
板表面１５の上方では層１１４と層１６の間の
PN接合が保持される。
第一法による構造の上に電子発光層１７，１８
を設けその上に電極１９，２０をとりつけて完成
したダイオードを第７図に示す（第二法による場
合はメサ表面１３の上に層１６が残つていない構
造となる）。二つの破線２２は電極１９と２０の
間を流れる電流の範囲を示している。メサ１２の
周囲の基板表面１５に阻止性のPN接合があるた
め電流束２２がメサ表面１３に絞られている情況
が明瞭に示されている。２３はこの電流によつて
発生する光放射を示すもので、特にレーザー・ダ
イオードの場合横方向に光放射２４として放出さ
れる。但しこの光放射は第７図に示すように紙面
に平行ではなくそれに垂直である。２５は縦方向
に放出される光を示している。
電子発光（エレクトロルミネツセンス）による
光放射は原則として層１７の一区域で起こるが常
に電流通流区域内に限定される。この区域はメサ
表面１３によつて比較的正確に決定される。
２３で示した方向に光放出を希望する場合には
第７図のダイオードに対して放射光２５を所望の
方向に反射する反射層２６を設けることができ
る。
第１図の第三行目と第四行目の工程段数におい
て第二法による場合の温度の時間経過を第８図に
示す。時刻t1からt2の間でエピタキシヤル成長に
よる第一の層１１４が析出するがここでは時間に
対する温度の勾配は比較的大きくすることができ
る。時刻t2とt3の間では小さい温度勾配をもつて
エピタキシヤル成長による第二の層１６が析出
し、この層のメサ表面上の厚さは小さい。続く時
間間隔t3からt4の間に温度を上昇させ析出層の部
分的再溶融除去が行われる。前に述べたように新
たに温度を降下させる際最初時刻t4 *までは同じ
溶融体から材料が層１１６として再析出するよう
にすることができる。時刻t4又はt4 *からt5までと
t5からt6までの間では線８５で示す温度降下に際
して後続の層１７と１８が析出する。各時間間隔
においては例えばスライド式エピタキシイ技術に
従つて析出半導体材料を含む融体を滑り込ませ
る。
第８図に破線８１で示した温度経過は第２図と
第４図の構造を作る第一法に対するもので、t1か
らt2′の間で比較的ゆるやかに析出が行われ析出
層１４はメサ表面１３上で薄くなる。続くt2′か
らt3′の間は再溶融除去期間でありt3′からt4までに
層１６が析出する。
時刻t0からt1の間では既にメサが形成されてい
る基板１１と溶融体の予備加熱が行われる。
第８図には温度曲線８０，８１が下降してから
再上昇することが示されているが、これによつて
この発明の要旨である一旦析出した半導体材料の
部分的な再溶融除去が可能となる。
第９図にはエツチング溶融体を付加して再溶融
除去を実施する情況を示す。９１は公知のスライ
ド式エピタキシイで使用される第一すべり板であ
り、９２は基板１１を収容する穴である。第二の
すべり板９３には溶融体を入れる穴９４乃至９８
がある。穴９４には第一の半導体材料の層１４又
は１１４用の溶融体が入れられ、穴９６には第二
の半導体材料の層１６用の溶融体が入れられ、穴
９７と９８には以後の層１７および１８用の溶融
体が入れられている。穴９５はエツチング溶融体
９９を入れるために設けられたものである。エツ
チング溶融体はガリウム又はインジウムの融液で
あり析出する半導体材料を未飽和量だけ含むから
半導体材料に接触するとそれを溶解吸収する傾向
が強い。第９図においてはこの半導体材料は層１
４の材料である。この層は穴９４がまだ穴９２の
上にあつて第９図に示した位置に移される前に溶
融体９４から析出したものである。エツチング溶
融体９９は層１４の材料の再溶融除去に必要な時
間だけ穴９２内にある第一の層１４をつけた基板
１１上にとどめておく。続いてすべり板９３を次
の工程段のために矢印１００の方向に移動させ、
穴９６が穴９２の上に重なるようにする。ここで
次の層１６が析出する。
前に述べた第二法に対してはエツチング溶融体
９９と穴９６の溶融体との位置を交換してすべり
板９３を矢印１００の方向に移動させるときまず
第一の層１１４が穴９４の溶融体から析出し続い
て第二の層１６が隣りの溶融体から析出した後始
めてエツチング溶融体９９を入れた穴が二つの層
１１４と１６をつけた基板上に来るようにする。
メサ１２の高さは第９図に示したような通常の
スライド式エピタキシイの実施を妨げない程度に
低いものであることを注意しておく。第９図のエ
ピタキシイ装置は第８図に示したエピタキシヤル
析出用の溶融体を再溶融除去使用する方法にも利
用されるが、この場合エツチング溶融体９９は不
必要であり、溶融体９４，９６，９７，９８を順
次に上のすべり板の穴に入れて下のすべり板９１
の穴９２の上に移す。
【図面の簡単な説明】
第１図はこの発明による方法の流れ図であり、
第２図乃至第６図はこの発明による工程の個々の
段階のダイオードの断面図を示し、第７図は完成
ダイオードの断面図を示し、第８図はこの発明の
方法の温度時間ダイヤグラムであり、第９図はエ
ピタキシヤル層析出と溶融エツチングを実施する
装置の概略断面図である。 １１…基板、１２…メサ、１３…メサ表面、１
４，１１４…半導体材料の層、１５…基板表面、
１６…半導体材料から成る第二層、１７，１８…
電子発光層。

Claims (1)

  1. 【特許請求の範囲】 １ PN接合によつて横の限界が定められること
    により形成された発光区域と電極とを有するPN
    接合発光ダイオード又はレーザー・ダイオードの
    製造方法において、 (イ) 第一工程段において、第一導電型の半導体基
    板１１上に所定の発光区域に対応する大きさの
    表面１３を有するメサ１２を形成し、 (ロ) 第二工程段において、第二導電型の半導体材
    料の層１４を基板表面１５とメサ１２上に析出
    させ、その際溶融体およびそれから生じるエピ
    タキシヤル成長の温度を残るエピタキシヤル工
    程に比較して緩やかに低下させることにより、
    メサ表面１３の領域における前記層１４の厚さ
    をメサ表面の周りに存在する基板表面１５上の
    厚さより小さくし、 (ハ) 第三工程段において、前記層１４から、前の
    工程段もしくは次の工程段の溶融体の温度を一
    時的に上昇させることにより、又は温度を一時
    的に上昇させるかもしくは変えないでエツチン
    グ溶融体を使用することにより、少なくとも全
    メサ表面１３が露出するように除去し、 (ニ) 第四工程段において、第一導電型の半導体材
    料からなる第二の層１６を第二工程段で形成し
    た第一の層１４および露出したメサ表面１３上
    にエピタキシヤル析出させ、 (ホ) 第五工程段において、発光ダイオード又はレ
    ーザー・ダイオードに必要な層１７，１８をエ
    ピタキシヤル形成させ、 前記第二、第三および第四工程段において基板
    １１はエピタキシイ装置内にとどまらせることを
    特徴とする発光ダイオード又はレーザー・ダイオ
    ードの製造方法。 ２ メサ１２を基板１１のエツチングによつて形
    成させることを特徴とする特許請求の範囲第１項
    記載の方法。 ３ 前に析出した半導体材料１４の溶融除去を補
    助のエツチング溶融体９９を使用するエツチング
    によつて実施することを特徴とする特許請求の範
    囲第１項又は第２項記載の方法。 ４ 前に析出した半導体材料１４の溶融除去を同
    じ工程段においての溶融体の温度を一時的に上昇
    させ、再溶融させることによつて実施することを
    特徴とする特許請求の範囲第１項又は第２項記載
    の方法。 ５ 前の析出半導体材料１４の再溶融除去を次の
    析出層１６を析出させる溶融体を使用して実施す
    ることを特徴とする特許請求の範囲第４項記載の
    方法。 ６ PN接合によつて横の限界が定められること
    により形成された発光区域と電極とを有するPN
    接合発光ダイオード又はレーザー・ダイオードの
    製造方法において、 (イ) 第一工程段において、第一導電型の半導体基
    板１１上に所定の発光区域に対応する大きさの
    表面１３を有するメサ１２を形成し、 (ロ) 第二工程段において、第二導電型の半導体材
    料の層１１４を基板表面１５とメサ１２上に析
    出させ、その際溶融体およびそれから生じるエ
    ピタキシヤル成長の温度を残るエピタキシヤル
    工程に比較して緩やかに低下させることによ
    り、メサ表面１３の領域における前記層１１４
    の厚さをメサ表面の周りに存在する基板表面１
    ５上の厚さより小さくし、 (ハ) 第三工程段において、第一導電型の半導体材
    料からなる第二の層１６を析出させ、その際溶
    融体およびそれから生じるエピタキシヤル成長
    の温度を緩やかに低下させることにより、メサ
    １２の領域の第二の層１６の厚さを第二の工程
    段で形成した層１１４の残りの表面上の厚さよ
    り小さくし、 (ニ) 第四工程段において、メサ表面１３上の第三
    工程段において形成した第二の層１６および第
    二工程段において形成した層１１４を、前の工
    程段もしくは次の工程段の溶融体の温度を一時
    的に上昇させることにより、又は温度を一時的
    に上昇させるかもしくは変えないでエツチング
    溶融体を使用することにより、第二工程段で形
    成した層１１４から全メサ表面１３が露出する
    ように除去し、 (ホ) 第五工程段において、発光ダイオード又はレ
    ーザー・ダイオードに必要な層１７，１８をエ
    ピタキシヤル形成させ、 前記第二、第三および第四工程段において基板
    １１はエピタキシイ装置内にとどまらせることを
    特徴とする発光ダイオード又はレーザー・ダイオ
    ードの製造方法。 ７ メサ１２を基板１１のエツチングによつて形
    成させることを特徴とする特許請求の範囲第６項
    記載の方法。 ８ 前に析出した半導体材料１１４，１６の溶融
    除去を補助のエツチング溶融体９９を使用するエ
    ツチングによつて実施することを特徴とする特許
    請求の範囲第６項又は第７項記載の方法。 ９ 前に析出した半導体材料１１４，１６の溶融
    除去を同じ工程段においての溶融体の温度を一時
    的に上昇させ、再溶融させることによつて実施す
    ることを特徴とする特許請求の範囲第６項又は第
    ７項記載の方法。
JP2101882A 1981-02-17 1982-02-12 Method of producing light emitting diode or laser diode Granted JPS57152185A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813105786 DE3105786A1 (de) 1981-02-17 1981-02-17 Herstellung von lumineszenz- oder laserdioden mit intern begrenzter leuchtflaeche

Publications (2)

Publication Number Publication Date
JPS57152185A JPS57152185A (en) 1982-09-20
JPH0136715B2 true JPH0136715B2 (ja) 1989-08-02

Family

ID=6125083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2101882A Granted JPS57152185A (en) 1981-02-17 1982-02-12 Method of producing light emitting diode or laser diode

Country Status (4)

Country Link
US (1) US4404730A (ja)
EP (1) EP0058231B1 (ja)
JP (1) JPS57152185A (ja)
DE (1) DE3105786A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8301331A (nl) * 1983-04-15 1984-11-01 Philips Nv Halfgeleiderinrichting voor het opwekken of versterken van electromagnetische straling en werkwijze ter vervaardiging daarvan.
JPS6050983A (ja) * 1983-08-30 1985-03-22 Sharp Corp 半導体レ−ザ素子の製造方法
JPS63284878A (ja) * 1987-04-30 1988-11-22 シーメンス、アクチエンゲゼルシヤフト 埋込み活性層をもつレーザダイオードの製造方法
JPH0752779B2 (ja) * 1987-12-09 1995-06-05 日立電線株式会社 発光ダイオードアレイ
JPH01186614A (ja) * 1988-01-14 1989-07-26 Matsushita Electric Ind Co Ltd 液相エピタキシャル成長方法
JPS63195769U (ja) * 1988-06-15 1988-12-16
JP2885463B2 (ja) * 1990-03-30 1999-04-26 イーストマン・コダックジャパン株式会社 発光ダイオードアレイの製造方法
KR950006313B1 (ko) * 1991-05-16 1995-06-13 삼성전자주식회사 액상 에피택시장치 및 에피택셜층의 성장방법
JP2822868B2 (ja) * 1993-12-10 1998-11-11 日本電気株式会社 半導体レーザの製造方法
CN105633252B (zh) * 2016-03-11 2023-09-26 厦门理工学院 晶圆级led器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51151090A (en) * 1975-06-20 1976-12-25 Matsushita Electric Ind Co Ltd Semiconductor laser apparatus and its manufacturing method
JPS53138689A (en) * 1977-05-06 1978-12-04 Western Electric Co Method of producing light emitting diode
JPS5427385A (en) * 1977-08-01 1979-03-01 Hitachi Ltd Semiconductor laser

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213805A (en) * 1973-05-28 1980-07-22 Hitachi, Ltd. Liquid phase epitaxy method of forming a filimentary laser device
US3891478A (en) * 1973-08-16 1975-06-24 Rca Corp Deposition of epitaxial layer from the liquid phase
JPS50159288A (ja) * 1974-06-11 1975-12-23
US4188244A (en) * 1975-04-10 1980-02-12 Matsushita Electric Industrial Co., Ltd. Method of making a semiconductor light-emitting device utilizing low-temperature vapor-phase deposition
US4149175A (en) * 1975-06-20 1979-04-10 Matsushita Electric Industrial Co., Ltd. Solidstate light-emitting device
US4033796A (en) * 1975-06-23 1977-07-05 Xerox Corporation Method of making buried-heterostructure diode injection laser
US4178195A (en) * 1976-11-22 1979-12-11 International Business Machines Corporation Semiconductor structure
US4194933A (en) * 1977-05-06 1980-03-25 Bell Telephone Laboratories, Incorporated Method for fabricating junction lasers having lateral current confinement
DE2757470A1 (de) * 1977-12-22 1979-07-05 Siemens Ag Verfahren zum herstellen einer halbleiteranordnung
US4215319A (en) * 1979-01-17 1980-07-29 Rca Corporation Single filament semiconductor laser
US4372791A (en) * 1979-04-30 1983-02-08 Massachusetts Institute Of Technology Method for fabricating DH lasers
JPS55158691A (en) * 1979-05-30 1980-12-10 Sumitomo Electric Ind Ltd Semiconductor light emitting device manufacture thereof
US4249967A (en) * 1979-12-26 1981-02-10 International Telephone And Telegraph Corporation Method of manufacturing a light-emitting diode by liquid phase epitaxy
US4425650A (en) * 1980-04-15 1984-01-10 Nippon Electric Co., Ltd. Buried heterostructure laser diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51151090A (en) * 1975-06-20 1976-12-25 Matsushita Electric Ind Co Ltd Semiconductor laser apparatus and its manufacturing method
JPS53138689A (en) * 1977-05-06 1978-12-04 Western Electric Co Method of producing light emitting diode
JPS5427385A (en) * 1977-08-01 1979-03-01 Hitachi Ltd Semiconductor laser

Also Published As

Publication number Publication date
JPS57152185A (en) 1982-09-20
EP0058231A3 (en) 1985-05-02
US4404730A (en) 1983-09-20
DE3105786C2 (ja) 1988-10-27
DE3105786A1 (de) 1982-09-02
EP0058231A2 (de) 1982-08-25
EP0058231B1 (de) 1988-12-28

Similar Documents

Publication Publication Date Title
US4675058A (en) Method of manufacturing a high-bandwidth, high radiance, surface emitting LED
US3981023A (en) Integral lens light emitting diode
JPH0136715B2 (ja)
EP0516162B1 (en) Semiconductor light emitting device
JPH0897466A (ja) 発光素子
KR100816490B1 (ko) 발광 다이오드 및 그의 제조방법
JP2000022262A (ja) 半導体レーザ装置
JPH05218585A (ja) 半導体発光装置
JPH0738147A (ja) 半導体発光装置
JP2503263B2 (ja) 半導体発光装置の製造方法
KR100311459B1 (ko) 레이져다이오드의제조방법
JPS6258692A (ja) 半導体発光装置の製造方法
JP2714642B2 (ja) 半導体発光素子の製造方法
JP3638413B2 (ja) 半導体発光装置とその製造方法
JPH03190287A (ja) 発光ダイオードアレイ
JPH0363830B2 (ja)
JPH0766450A (ja) 発光ダイオード素子とその製造方法
JP2555305Y2 (ja) 発光ダイオードアレイ
JPH0571557B2 (ja)
JP3042566B2 (ja) ＧａＰ系発光素子基板の製造方法
JPH0712093B2 (ja) 発光半導体素子基板及びその製造方法
US4725450A (en) Method for fabricating a semiconductor laser device
JPH05343811A (ja) 半導体発光素子およびその製造方法
EP0165309A1 (en) High-bandwidth, high radiance, surface emitting led, and method therefor
JPH0318081A (ja) 埋込型半導体装置の製造方法