JPH01319679A - 半導体装置の製造プロセスに適用される改良された選択cvd - Google Patents

半導体装置の製造プロセスに適用される改良された選択cvd

Info

Publication number
JPH01319679A
JPH01319679A JP14143188A JP14143188A JPH01319679A JP H01319679 A JPH01319679 A JP H01319679A JP 14143188 A JP14143188 A JP 14143188A JP 14143188 A JP14143188 A JP 14143188A JP H01319679 A JPH01319679 A JP H01319679A
Authority
JP
Japan
Prior art keywords
film
reaction
cvd
selective cvd
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14143188A
Other languages
English (en)
Other versions
JP2954219B2 (ja
Inventor
Ikuo Hirase
育生 平瀬
Toru Sumiya
透 角谷
Denis Rufin
ドウニ・ルファン
Shack Michael
ミカエル・シャック
Yoshiyuki Ukishima
禎之 浮島
Masato Shishikura
宍倉 真人
Masamichi Matsuura
正道 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Liquide SA
LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Ulvac Inc
Original Assignee
Air Liquide SA
LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Liquide SA, LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude, Ulvac Inc filed Critical Air Liquide SA
Priority to JP63141431A priority Critical patent/JP2954219B2/ja
Publication of JPH01319679A publication Critical patent/JPH01319679A/ja
Application granted granted Critical
Publication of JP2954219B2 publication Critical patent/JP2954219B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業−1−の利用分野〕 本発明は選択CVDに関し、より具体的には、半導体装
?&の製造プロセスに対する適用の改良に関する。
〔従来の技術〕
選択CV D (selective chemica
l vapordeposition)はTi 、W、
Mo 、Ta等の高融点金属の薄膜を形成するために用
いられており、半導体装置、特に集積度か極めて高いL
SIの製造プロセスにおいて重要な技術である。以下、
W膜を形成する場合について説明するか、この説明は他
の高継点金属膜を形成する場合にも同様にあてはまる。
第1図(A)は、シリコン基板1の表面を厚い5i02
膜(フィールド酸化膜)2で覆い、該S 102膜2に
コンタクトホール3を開口したシリコンウェハーを示し
ている。このシリコンウェハーに選択CVDを適用し、
W薄膜を形成する場合の操作は、WF6を原料ガスに用
いる以外は通の熱処理によるCVDと同様である。しか
し、第1図(B)に示すように、この選択CVDにおい
てはシリコン基板]の露出表面にのみW膜4が選択的に
堆積し、フィールド酸化膜2の表面にはW膜の堆積は生
じない。選択CVDと称されるのはこのためである。
−1−記のように、選択CVDはP E P (pho
t。
engraving process )を行なわなく
ても所定形状のW膜パターンを形成できるため、超LS
Iプロセスに必要な微細加工技術として期待されている
具体的には、PEPを必要としない配線形成、多層配線
技術における各配線層間のコンタクト形成等に対する応
用か考えられる。
次に、選択CVDにおけるメカニスムについて説明する
ます、選択CVDにおけるW膜の気相成長反応は次の二
通りである。
・2WF6+3Si → 3S i F4 +4W   ・・・■・WF6+
3H2→ W + 6 HF  ・・■」二記二つの気
相成長反応のうち、反応■は露出したSi表面を必要と
する。従って、この反応は当然ながら81表面でのみ選
択的に進行する。また、反応■による気相成長には一定
の限界があり、81表面を覆うW膜か一定の厚さに成長
した後は反応か進行しない。一方、反応■による気相成
長は半導体表面たけてなく金属表面でも進行するか、5
i02等の絶縁膜表面では進行しない。これは、金属や
半導体表面か反応■を促進する触媒表面を提供するため
と考えられる。
−に記の理由から、選択CVDによるW膜の形成は次の
二通りの方法の何れかで行なわれている。
(a)最初は反応■による自己制御的なW膜の気相成長
を行ない、次いてW膜を触媒表面として反応■による気
相成長を行なう。
(b)最初から、反応■によるW膜の気相成長を行なう
」−記従来の選択CVDには次のような欠点がある。
第一の欠点は、反応■および■の何れにおいても選択性
か充分でないことである。このため、例えは第1図(B
)の場合、フィールド酸化膜2の表面も部分的にW膜が
形成されてしまう。これは、場合によっては配線間の短
絡をもたらすことになる。
なお、反応■における選択性の低下は、■の反応で生成
した5iF3と5i02とが一ド記式■のように反応し
、Si粒子が形成されることによると考えられる。即ち
、この81粒子の表面では反応■によるWの堆積か行な
われる。
S i FX  → Si+SiF4   ・・■また
、反応■における選択性の低下も、上記■の反応で形成
されるSiに起因すると考えられる。
第二の欠点は、例えば第1図(B)の状態でW膜4を形
成したとき、シリコン基板1とW膜4の間に望ましいコ
ンタクト特性か得られないことである。ここでいうコン
タクト特性とは、両者間のコンタクト抵抗、両者の界面
状態、およびW膜4のモホロジー(morpho l 
ogy)をいう。この問題は、次に述べるように、シリ
コン基板1の露出表面に存在する薄いナチュラルオキサ
イド膜に起因する。
シリコン基板1の露出表面のナチュラルオキサイド膜が
全く存在しないか、或いは均一で且つ極めて薄い場合、
第2図(A)に示すようにWF6はシリコン基板コの全
表面と接触する。このため、前記反応■はシリコン基板
]の表面で均一に進行し、限定気相成長による均一な厚
さのW膜4ユか形成される。続いて式■による気相成長
を行なったときにも、第2図(C)に示すように均一な
膜厚のW膜4゜か形成される。従って、この場合にはシ
リコンも(板1とW膜4の間の界面形状、並びにW膜4
のモホロジーは良好である。また、ナチュラルオキサイ
ド膜の介在によるコンタクト抵抗の増大も生じないから
、優れたコンタクト特性か得られる。
これに対し、シリコン基板1の露出表面か厚さの不均一
な薄いナチュラルオキサイド膜5で覆われている場合、
反応■の限定気相成長は第3図(A)(B)に示すよう
に進行する。即ち、WF6はナチュラルオキサイI・膜
5の薄い部分で優先的に81と反応するため、W膜41
は不均一な厚さて形成され、且つ局部的にシリコン基板
1に侵入した状態で形成される。従って、シリコン基板
]−とW膜41の間には、第2図(B)のような良好な
界面は得られない。のみならず、式■の反応で消費され
るSlは堆積されるWよりも多いから、第3図(B)に
示したように表面には大きな凹凸か形成される。従って
、続いて式■によるWの気相成長を行なった後も、W膜
42の表面には大きな凹凸か残ることになる。
ナチュラルオキサイド膜5の膜厚かもっと厚く、且つ不
均一である場合、第4図(A)(B)に示すように、反
応■によるWの限定気相成長はナチュラルオキサイド膜
5の薄い部分でのみ進行し、WF6が侵入した部分にの
みW膜4、か深く形成される。従って、W膜41とシリ
コン基板1との界面状態は更に悪くなる。また、第4図
(B)の状態で式■による気相成長を行なうと、W膜4
1か形成された部分でのみ反応■が進行するため、粒子
状のW膜42か形成される。このため、反応■による気
相成長を継続して連続的なW膜を形成したとしても、得
られたW膜は大きな粒子の集合であるためモホロジーか
悪く、表面の凹凸は極めて大きくなる。W膜表面の凹凸
か大きいと、例えばその」二にAJ2膜からなる配線を
形成する場合に良好なカバレッジか得られず、接触抵抗
が増大することになる。また、第4図(C)に示される
ように、このこの場合にはW膜とシリコン基板との間に
ナチュラルオキサイ)・膜5か介在するため、両者の間
のコンタクト抵抗が増大することになる。
ナチュラルオキサイド膜の介在によるコンタクト抵抗の
増大は、下地がシリコンの場合に限らず、他の半導体ま
たは金属である場合にも同様に生じる問題である。
なお、第3図(C)および第4図(C)に示したW膜4
とシリコン基板]との間の界面状態の悪化は、半導体装
置の製造において致命的な欠陥をもたらすことか多い。
即ち、バイポーラトランジスタのエミッタ電極として用
いるW膜4を形成する場合、シリコン基板1に深く侵入
して形成され−つ − たW膜41のためにエミッタ接合が破壊されるからであ
る。
第5図(A)(B)は、」−記第二の欠点に関連して生
じる最悪の事態を示している。即ち、コンタクトホール
3の底面に露出したシリコン基板表面か比較的厚いナチ
ュラルオキサイド膜5で覆われている場合である。この
ような場合、ナチュラルオキサイド膜はコンタクトホー
ル周縁部で比較的弱いから、第5図(A)に示すように
、反応■の限定気相成長においてWF6はこの部分から
優先的に侵入する。その結果、コンタクトホールの周縁
部では他の部分よりもslの消費が激しくなるため、第
5図(B)に示すように空洞6が形成されてしまうこと
になる。
〔発明か解決しようとする課題〕
本発明は選択CVDにおける」二記の欠点を解決するた
めになされたもので、その具体的な課題は次の通りであ
る。
第一の課題は、選択CVDにおける選択性を改良するこ
とである。即ち、例えば第1図(A)=  10  = (B)に示した場合おいて、コンタクトポール3をW膜
4て埋める一方、フィールド酸化膜2の上に付着される
W粒子を劇的に減少し、望ましくは皆無とすることか可
能な方法を提供することである。
第二の課題は、選択CVDにより半導体または金属の下
地表面に高融点金属膜を形成する際、両者間のコンタク
ト特性を改善することである。
より具体的には、下地表面を覆っているナチュラルオキ
サイド膜を確実に除去した状態で、選択CVDを行なう
方法を提供することである。
〔課題を解決するための手段〕
本発明における上記第一の課題は、半導体または金属が
露出している第一の表面と、厚い絶縁膜で覆われた第二
の表面とを有する゛1′、導体ウェハーをCVD反応容
器内に配置し、該反応容器内に高融点金属のハロゲン化
物を含む原料ガスを導入して化学的気相成長反応を行な
うことにより、前記第一の表面に選択的に高融点金属膜
を形成する選択CVD法において、前記化学的気相成長
反応の一]]− 途中またはその終了後に、NF3を含むガスをエッチャ
ントとするドライエツチングで前記半導体ウェハーを処
理することを特徴とする方法(第一発明という)によっ
て達成される。
本発明における」1記第二の課題は、半導体または金属
か露出している第一の表面と、厚い絶縁膜で覆われた第
二の表面とを有する半導体ウェハーをCVD反応容器内
に配置し、該反応容器内に高融点金属のハロゲン化物を
含む原料ガスを導入して化学的気相成長反応を行なうこ
とにより、前記第一の表面に選択的に高融点金属膜を形
成する選択CVD法において、前記化学的気相成長反応
を行なうに先立って、NF3を含むガスをエッチャント
とするトライエツチングで前記半導体ウェハーを処理す
ることを特徴とする方法(第二発明という)によって達
成される。
第一発明および第二発明の何れにおいても、その要点は
、NF3を含むガスをエッチャントとするケミカルドラ
イエツチングで半導体ウェハーを処理する点にある。即
ち、第一発明では、この処理を選択CVDを途中で中断
して行なう中間処理、または選択CVDの完了後に行な
う後処理として行なう。これに対し、第二発明では、選
択CVDを行なうに先立ち、その前処理としてNF3に
よるケミカルドライエツチングを行なう。なお、第一発
明と第二発明とを組合せ、NF3によるケミカルトライ
エツチングを選択CVDの前と、選択CVDの途中また
は終了後の両方で行なってもよい。
第一発明および第二発明の同れにおいても、化学的気相
成長反応は、低圧CV D (LPCVD )によるの
か好ましい。また、何れの方法においても、選択CVD
て形成される高融点金属は、Wのみに限定されず、Ti
 、Mo 、Ta等の選択CVDか可能な他の高融点金
属であってもよい。
〔作用〕
第一発明におけるNF3によるトライエ・ソチングは、
選択CVDの不十分な選択性のために絶縁膜上に被着し
た高融点金属の粒子または膜を除去するために行なうも
のである。即ち、既述の式■■等により絶縁膜表面に非
選択的に堆積された高融点金属の粒子または膜は、NF
3によるドライエツチング処理で完全に除去される。そ
の場合、半導体または金属表面」二に式■■のみ反応で
選択的に被着された高融点金属も同時にエツチングされ
る。しかし、両者を比較した場合、絶縁膜表面に非選択
的に堆積された高融点金属の量は著しく少ない。従って
、エツチング時間等の処理条件を選択することによって
、実質的には絶縁膜表面に被着された高融点金属のみを
選択的に除去することができる。その結果、選択CVD
における選択性は著しく向」ニジ、絶縁膜表面に非選択
的に被着される高融点金属を大幅に減少し、好ましくは
皆無とすることができる。
なお、第一発明におけるでNF3によるトライエツチン
グ処理は、選択CVDの終了後の後処理として行なうよ
りも、選択CVDを途中で中断して行なう中間処理の方
が効果的である。何故なら、CVD工程の終了後には比
較的多量の被着金属を除去しなけれはならないのに対し
、CVDニー 14 = 程の途中てあれは、彼ぜ1し始めたはかりの極く僅かの
量の金属を除去するたけて足りるからである。
第二発明におけるNF3による)・ライエツチングは、
選択CVDの下地表面(半導体表面または金属表面)を
覆っているナチュラルオキザイド膜を除去するために行
なうものである。この前処理によってナチュラルオキザ
イド膜か除去される結果、選択CVDにより形成された
高融点金属膜と下地層との間のコンタクト抵抗増大を回
避できる。また、第2図〜第5図で説明したような問題
も回避でき、良好なコンタクト特性を得ることかできる
第一発明および第二発明の何れにおいても、NF3によ
るトライエッチンク処理はCVD装置の中で行なうこと
かできる。その処理の条件は、個々の具体的なケースに
応じて適宜設定する。しかし、一般的なエツチング条件
は次の通りである。
・NF3の全圧または分圧: 10−2〜100 Torr (通常の装置の場合、1
〜5008CCHの流量に対応する) ・温度:50℃〜550℃ ・エツチング時間 く第一発明〉 後処理:10秒〜3分 中間処理、5秒〜 1分 く第二発明〉 前処理:10秒〜3分 〔実施例〕 以下、実施例に基づき、本発明を更に詳細に説明する。
実施例1(第一発明) 選択CVDを適用すべき試料として、第1図(A)に示
した構造を有するシリコンウェハーを作成した。即ち、
シリコン基板1の表面に厚さ8000人(7) CV 
D  S t O2膜2を形成し、次いでPEP及びR
IEを行なうことにより、夫々2.3.51Uの直径を
有する多数のコンタクトホール3をCVD−3i02膜
2に開孔した。
上記で得られたシリコンウェハーに対し、本発明の選択
CVDを適用した。この選択CVDは、第6図に示すコ
ールドウオール型のL P G V D装置を用いて行
なった。L、P CV D装置の反応容器9内には、加
熱源としてハロゲンランプ8を備えた石英製のボッ)・
プレー1−7か中央部に設けられている。
まず、シリコンウェハー試料]0を反応容器9内のホッ
トプレート7上に載置した。続いて、ロータリーポンプ
、メカニカルツースターポンプ及びターボモレキュラー
ポンプを順次用いることにより、容器内を排気した。容
器内の圧力は、キャパシタンスマノメータを用いて常時
モニターし、CvDの間は0.1〜1.01”orr以
下の圧力に保持した。
次いで、ホットプレー1−7によりシリコンウェハー]
Oを加熱した。その際、IR温度計11−によりシリコ
ンウェハー10の温度をモニターし、CVDの間はウェ
ハーの温度を500’Cに制御した。一般的には、25
0°C〜650°Cの温度が可能である。
上記のようにしてシリコンウェハーを加熱しながら、タ
ングステン源であるWF6、還元剤であるH2を反応容
器内に導入することにより、既述の式■による選択CV
Dを行なった。キャリアガスとしては、アルゴン又はヘ
リウムを用いた。
WF6およびH2の供給量は次の通りである。
WF6:   15 SCCM H2:   200 SCCM 約1分間たけCVDを行なった後、」1記のCVDガス
の供給を停止した。次いで、反応容器内にNF3を導入
し、下記の条件でドライエツチングを行なった。
NF3(7)供給量:  100 SCCM反応容器内
のNF、圧:  0.3 Torrウェハー温度、35
0°C エツチング時間: 1分 ドライエツチング処理を行なった後、シリコンウェハー
試料10を取出し、SEMでその表面を観察した。第7
図はそのSEM写真を示している。
この図から分るように、5i02膜2の表面には殆どW
粒子か被着されていない。
比較のために、NF3によるドライエツチングを行なわ
なかった点を除き、上記と同様に選択CVDを行なった
。第8図は、そのシリコンウェハー表面のSEM写真で
ある。図から明らかなように、この場合にはSi○2膜
2の表面に多くのW粒子か被着している。
」1記の二つの結果は、Wの選択CVDにおける不十分
な選択性がNF3によるドライエツチングで補われ、結
果的に選択CVDにおける充分な選択性が得られたこと
を示している。
実施例2(第一発明) この実施例では、ますWの選択CVDを1分間行なった
後、NF3によるドライエツチングを20秒間行ない、
次いて再びWの選択CVDを1分間行なった。それ以外
は実施例]と全く同様に行なった。
こうして得られたシリコンウェハー表面をSEM写真で
観察したところ、第7図と同様、5i02膜2の上には
殆どW粒子の被着は見られなかった。
実施例3(第二発明) 実施例で1用いたと同じシリコンウェハー試料をLPC
VD装置の反応容器内に設置し、下記の条件てNF3に
よるドライエツチングを行なった。
NF3の供給量:  1008CCM 反応容器内のNF3圧:  0.3 Torrウェハー
温度=350℃ エツチング時間、1分 次に、下記の条件で式■によるWの選択CVDを行ない
た。
WF6 ・ 108CCM H2:  2009CCM 反応容器内の圧カニ  0.3 Torrウェハー温度
、600°C エツチング時間  1分 続いて、実施例1−のときと同じ条件で式■による選択
CVDを行ない、W膜を形成した。第9図は、この選択
CVD後におけるシリコンウェハー表面のSEM写真を
示している。
また、比較のために、NF3による前処理を行なわない
で上記と同じ選択CVDを行なった。この場合のSEM
写真を第10図に示す。
第9図および第10図を比較ずれは、NF3のドライエ
ツチングによる効果か明らかである。即ち、第10図で
はナチュラルオキサイド膜か除去されていないため、第
4図で説明したように、シリコン基板]に深く侵入した
W堆積部4ユか形成されている。これに対し、第9図で
はナチュラルオキサイド膜が予め除去されているため、
第2図で説明したと同じ良好な界面か形成されている。
また、第10図ではW膜を構成する粒子が極めて大きく
、モホロジーか悪いのに対し、第9図ではW粒子か小さ
く、良好なモホロジーが得られている。
なお、コンタクト抵抗については特に411定しなかっ
たか、第9図の場合にはナチュラルオキサイド膜か介在
しないことから、コンタクト抵抗か低いことは明らかで
ある。
〔発明の効果〕
以上詳述したように、本発明によれは選択CVDの選択
性を向上でき、また選択CVDで形成された金属膜のコ
ンタクト特性を向上できる等、顕著な効果を得ることが
できる。
【図面の簡単な説明】
第1図は本発明の適用対象である選択CVDの説明図、
第2図〜第5図は本発明が解決しようとする課題を示す
説明図、第6図は本発明の実施に用いたLPCVD装置
の説明図、第7図〜第10図は本発明の効果を示すSE
M写真である。 1・・・シリコン基板、2・・・5i02膜、3・・コ
ンタクトホール、4・・・W膜、7・・ホットプレート
、8・ハロゲンランプ、9・・反応容器、10・・・シ
リコンウェハー試料 出願人代理人 弁理士 鈴江武彦

Claims (4)

    【特許請求の範囲】
  1. (1)半導体または金属が露出している第一の表面と、
    厚い絶縁膜で覆われた第二の表面とを有する半導体ウェ
    ハーをCVD反応容器内に配置し、該反応容器内に高融
    点金属のハロゲン化物を含む原料ガスを導入して化学的
    気相成長反応を行なうことにより、前記第一の表面に選
    択的に高融点金属膜を形成する選択CVD法において、
    前記化学的気相成長反応の途中またはその終了後に、N
    F_3を含むガスをエッチャントとするドライエッチン
    グで前記半導体ウェハーを処理することを特徴とする方
    法。
  2. (2)半導体または金属が露出している第一の表面と、
    厚い絶縁膜で覆われた第二の表面とを有する半導体ウェ
    ハーをCVD反応容器内に配置し、該反応容器内に高融
    点金属のハロゲン化物を含む原料ガスを導入して化学的
    気相成長反応を行なうことにより、前記第一の表面に選
    択的に高融点金属膜を形成する選択CVD法において、
    前記化学的気相成長反応を行なうに先立って、NF_3
    を含むガスをエッチャントとするドライエッチングで前
    記半導体ウェハーを処理することを特徴とする方法。
  3. (3)シリコンが露出している第一の表面と、厚い絶縁
    膜で覆われた第二の表面とを有する半導体ウェハーをC
    VD反応容器内に配置し、該反応容器内にWF_6を含
    む原料ガスを導入して化学的気相成長反応を行なうこと
    により、前記第一の表面に選択的に高融点金属膜を形成
    する選択CVD法において、前記化学的気相成長反応を
    行なうに先立って、NF_3を含むガスをエッチャント
    とするドライエッチングで前記半導体ウェハーを処理す
    ることを特徴とする方法。
  4. (4)NF_3を含むガスをエッチャントとするドライ
    エッチングを、選択CVDの途中または終了後にも行な
    う請求項2または3に記載の方法。
JP63141431A 1988-06-08 1988-06-08 半導体装置の製造プロセスに適用される改良された選択cvd Expired - Lifetime JP2954219B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63141431A JP2954219B2 (ja) 1988-06-08 1988-06-08 半導体装置の製造プロセスに適用される改良された選択cvd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63141431A JP2954219B2 (ja) 1988-06-08 1988-06-08 半導体装置の製造プロセスに適用される改良された選択cvd

Publications (2)

Publication Number Publication Date
JPH01319679A true JPH01319679A (ja) 1989-12-25
JP2954219B2 JP2954219B2 (ja) 1999-09-27

Family

ID=15291813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63141431A Expired - Lifetime JP2954219B2 (ja) 1988-06-08 1988-06-08 半導体装置の製造プロセスに適用される改良された選択cvd

Country Status (1)

Country Link
JP (1) JP2954219B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995002076A1 (fr) * 1993-07-05 1995-01-19 Kabushiki Kaisha Toshiba Procede de formation d'une couche mince

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278816A (ja) * 1985-09-27 1987-04-11 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション シリコン基板上に金属を選択的に付着する方法
JPS6473717A (en) * 1987-09-16 1989-03-20 Matsushita Electric Ind Co Ltd Selective deposition of metal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278816A (ja) * 1985-09-27 1987-04-11 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション シリコン基板上に金属を選択的に付着する方法
JPS6473717A (en) * 1987-09-16 1989-03-20 Matsushita Electric Ind Co Ltd Selective deposition of metal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995002076A1 (fr) * 1993-07-05 1995-01-19 Kabushiki Kaisha Toshiba Procede de formation d'une couche mince

Also Published As

Publication number Publication date
JP2954219B2 (ja) 1999-09-27

Similar Documents

Publication Publication Date Title
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US6143377A (en) Process of forming a refractory metal thin film
JPH0697111A (ja) バリアメタルの形成方法
JPS63275114A (ja) 基板上に低応力耐火金属層を形成する方法
US5731225A (en) Method for fabricating semiconductor device having buried contact structure
JPH10209079A (ja) 半導体装置の製造方法
JPH1032248A (ja) タングステン膜形成法
JPH01319679A (ja) 半導体装置の製造プロセスに適用される改良された選択cvd
US6174795B1 (en) Method for preventing tungsten contact plug loss after a backside pressure fault
JPS63153273A (ja) 金属薄膜の選択堆積方法
JP2538607B2 (ja) 気相成長法
JPH1022379A (ja) 半導体装置の製造方法
JPH02111867A (ja) シリコン基体への金属の堆積方法
JPH1187272A (ja) 半導体装置の製造方法
JPS6211227A (ja) 半導体装置の製造方法
EP0345400A1 (en) Selective CVD for maufacturing semiconductor devices
JPH02237025A (ja) 半導体装置の製造方法
JPH08283944A (ja) 高融点金属シリサイド膜の形成方法
JP2772416B2 (ja) 成膜方法
JPH05114581A (ja) 薄膜の形成方法
JPH02185023A (ja) 選択気相成長方法
JP2000299295A (ja) 半導体装置の製造方法
JP2701722B2 (ja) 半導体装置の製造方法
JPS61198628A (ja) タングステン膜の選択成長方法
JPS61251053A (ja) 半導体装置の製造方法