JPH01318316A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPH01318316A JPH01318316A JP15060988A JP15060988A JPH01318316A JP H01318316 A JPH01318316 A JP H01318316A JP 15060988 A JP15060988 A JP 15060988A JP 15060988 A JP15060988 A JP 15060988A JP H01318316 A JPH01318316 A JP H01318316A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- output
- data bus
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 title claims description 10
- 238000010586 diagram Methods 0.000 description 3
- 210000003323 beak Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は例えば、マイコン等に使用するヒステリシス
特性を持つ波形整形回路に関するものである。
特性を持つ波形整形回路に関するものである。
従来の波形整形回路は比較器の出力を入力に帰還するこ
とによりヒステリシス特性?実現してきた0 〔発明が解決しようとする課題〕 従来のヒステリシス特性を持つ波形整形回路では、電圧
比較器の出力を入力に帰還することにニジヒステリシス
特性t−実現しているので、データバスなどによって任
意に設定する事は不可能であった。
とによりヒステリシス特性?実現してきた0 〔発明が解決しようとする課題〕 従来のヒステリシス特性を持つ波形整形回路では、電圧
比較器の出力を入力に帰還することにニジヒステリシス
特性t−実現しているので、データバスなどによって任
意に設定する事は不可能であった。
この発明は上記のような問題点全解消するためになされ
たもので、入力電圧のしきい値全データバスにより設定
可能なものとして、マイコンに内蔵できる回路を得るこ
とを目的とする。
たもので、入力電圧のしきい値全データバスにより設定
可能なものとして、マイコンに内蔵できる回路を得るこ
とを目的とする。
この発明に係る波形整形回路は、データ・バスに19入
力端子のしきい値を設定できる電圧検出器とデータ選択
器とフリップフロップを使用して、波形整形回路の各部
分のパラメータをデータ・バスにより独立に設定できる
Lうにしたものである。
力端子のしきい値を設定できる電圧検出器とデータ選択
器とフリップフロップを使用して、波形整形回路の各部
分のパラメータをデータ・バスにより独立に設定できる
Lうにしたものである。
〔実施例]
以下、この発明の一実施例を図について説明する。嘴畔
図において、+1)は入力端子で、(2)および(3)
はそれぞれ第1′J?工び第2のディジタル/アナログ
(D/A)変換器で、データ・バス(4)からのデータ
によって出力電圧が制御される。(5)は入力端子(1
)の電圧が第1のD/A変換器(2)の出力電圧より高
い時に出力がハイレベル(’H’)となる第1の電圧比
較器、(6)は入力端子(1)の電圧が第2のD/A変
換器(3)の出力電圧工り高い時に出力がローレベル(
’L’)となる第2の電圧比較器、(7)2よび(8)
は入力端子(1)の電圧に重畳したパルス性の雑音電圧
を除去するための第12よび第2の遅延回路で、それぞ
れ第1の電圧比較器(5)または第2の電圧比較器(6
)の出力レベルが同じ状態が一定時間(データバス(4
)のデータにより設定される時間)だけ持続すると、第
1または第2の電圧比較器(5)iたは(6)の出力と
同じレベルを出力し、(9)はクロック・パルス供給端
子である。ここで端子(9)からのクロックとバス(4
)からのデータとにより設定される遅延時間の間には、
次のような関係がある。
図において、+1)は入力端子で、(2)および(3)
はそれぞれ第1′J?工び第2のディジタル/アナログ
(D/A)変換器で、データ・バス(4)からのデータ
によって出力電圧が制御される。(5)は入力端子(1
)の電圧が第1のD/A変換器(2)の出力電圧より高
い時に出力がハイレベル(’H’)となる第1の電圧比
較器、(6)は入力端子(1)の電圧が第2のD/A変
換器(3)の出力電圧工り高い時に出力がローレベル(
’L’)となる第2の電圧比較器、(7)2よび(8)
は入力端子(1)の電圧に重畳したパルス性の雑音電圧
を除去するための第12よび第2の遅延回路で、それぞ
れ第1の電圧比較器(5)または第2の電圧比較器(6
)の出力レベルが同じ状態が一定時間(データバス(4
)のデータにより設定される時間)だけ持続すると、第
1または第2の電圧比較器(5)iたは(6)の出力と
同じレベルを出力し、(9)はクロック・パルス供給端
子である。ここで端子(9)からのクロックとバス(4
)からのデータとにより設定される遅延時間の間には、
次のような関係がある。
遅延時間 = クロック・パルスの周期Xデータ・バス
によって設定されるデータ値また、αq′s?工び(ロ
)はそれぞれ第1および第2のデータ選択器で、データ
・バス(4)からのデータにより制御されて、6本の入
力信号から2本の信号を選択して出力する。(6)はR
Sフリップフロップである。
によって設定されるデータ値また、αq′s?工び(ロ
)はそれぞれ第1および第2のデータ選択器で、データ
・バス(4)からのデータにより制御されて、6本の入
力信号から2本の信号を選択して出力する。(6)はR
Sフリップフロップである。
責キ図で、第1の電圧比較器(5)は入力端子11)の
電圧がデータ・バス(4)のデータにより設定される第
1のD/A変換器(2)の出力電圧vTLより大きくな
るとハイレベル’H’ を出力する。第2の電圧比較器
(6)は入力端子(1)の電圧がデータ・バス(4)の
データにエリ設定される第2のD/A変換器(3)の出
力電圧vTHより大きくなるとローレベル1L′を出力
する。これにより入力端子(1)の電圧変化を検出する
vTL検出器とvTH検出器とを構成することができ、
入力端子(1)に印加される電圧のしきい値であるvT
LとvTHとをデータ・バス(4)のデータにより制御
することが可能となる。
電圧がデータ・バス(4)のデータにより設定される第
1のD/A変換器(2)の出力電圧vTLより大きくな
るとハイレベル’H’ を出力する。第2の電圧比較器
(6)は入力端子(1)の電圧がデータ・バス(4)の
データにエリ設定される第2のD/A変換器(3)の出
力電圧vTHより大きくなるとローレベル1L′を出力
する。これにより入力端子(1)の電圧変化を検出する
vTL検出器とvTH検出器とを構成することができ、
入力端子(1)に印加される電圧のしきい値であるvT
LとvTHとをデータ・バス(4)のデータにより制御
することが可能となる。
次に、第1の遅延回路(7)は、第1の電圧比較器【5
)の出刃レベルが同じ状態が一定時間(データ・バス(
4)データによって設定される時間)持続すると、第1
の電圧比較器(5)の出力と同じレベルを出力する。第
2の遅延回路(8)も、第2の電圧比較器(6)の出力
レベルが同じ状態が一定時間(データ・バス(4)デー
タによって設定される時間)持続すると、第2の電圧比
較器(6)と同じレベルを出力する。
)の出刃レベルが同じ状態が一定時間(データ・バス(
4)データによって設定される時間)持続すると、第1
の電圧比較器(5)の出力と同じレベルを出力する。第
2の遅延回路(8)も、第2の電圧比較器(6)の出力
レベルが同じ状態が一定時間(データ・バス(4)デー
タによって設定される時間)持続すると、第2の電圧比
較器(6)と同じレベルを出力する。
この結果、入力端子(1)に印加される入力信号から、
データ・バス(4)のデータに工って第1pよび第2の
遅延回路+7) 、 (8)に設定される時間より短い
幅のパルスを雑音として除去することができる。
データ・バス(4)のデータに工って第1pよび第2の
遅延回路+7) 、 (8)に設定される時間より短い
幅のパルスを雑音として除去することができる。
第12?jび第2のデータ選択器αQ、(ロ)では、第
1の遅延回路(1)の出力と、反転回路α尋で反転され
た出力と、第2の遅延回路(8)の出力と、反転回路(
ト)で反転された出力と、接地電位と、電源電圧の電位
の合計6本の信号の中から、任意の2本の信号をデータ
・バス(4)のデータにより選択して、出力端子(2)
の極性(正論理、負論理)と実現し友い回路の特性(ヒ
ステリシス形コンパレータ、ウィンドウ形コンパV−夕
など)とを設定する。
1の遅延回路(1)の出力と、反転回路α尋で反転され
た出力と、第2の遅延回路(8)の出力と、反転回路(
ト)で反転された出力と、接地電位と、電源電圧の電位
の合計6本の信号の中から、任意の2本の信号をデータ
・バス(4)のデータにより選択して、出力端子(2)
の極性(正論理、負論理)と実現し友い回路の特性(ヒ
ステリシス形コンパレータ、ウィンドウ形コンパV−夕
など)とを設定する。
この工うに、各部分のパラメータをデータ選択器のデー
タにより独立に設定することにより、回路構成を変更せ
ずに波形整形回路の特性を自由に制御することが可能と
なる。
タにより独立に設定することにより、回路構成を変更せ
ずに波形整形回路の特性を自由に制御することが可能と
なる。
以上のように、この発明に工れば特性をデータバスから
のデータによって任意に設定することが可能で、全ての
素子=iCMO8素子で実現できるのでマイコンに内蔵
することも可能である。また、入力電圧に対する2種類
のしきい値vTLとvTHに対する電圧変化の検出は個
別に行っているので、入出力のタイミングの制御なども
自由に行うことができる。
のデータによって任意に設定することが可能で、全ての
素子=iCMO8素子で実現できるのでマイコンに内蔵
することも可能である。また、入力電圧に対する2種類
のしきい値vTLとvTHに対する電圧変化の検出は個
別に行っているので、入出力のタイミングの制御なども
自由に行うことができる。
番キ図はこの発明の一実施例による波形整形回路の構成
會示す回路図である。 図において、(1)は信号入力端子、(2]は第1のD
/A変換器、(3)は第2のD/A変換器、(4)はデ
ータ・バス、(5)は第1の電圧比較器、(6)ld第
2の電圧比較器、(7)は第1の遅延回路、(8)は第
2の遅延回路、(9)はクロック・パルス供給端子、Q
l第1のデータ選択器、Ql)は第2のデータ選択器、
@はRSSフリラグフロップある。 な2、図中、同一符号は同一、又は相当部分を示す。
會示す回路図である。 図において、(1)は信号入力端子、(2]は第1のD
/A変換器、(3)は第2のD/A変換器、(4)はデ
ータ・バス、(5)は第1の電圧比較器、(6)ld第
2の電圧比較器、(7)は第1の遅延回路、(8)は第
2の遅延回路、(9)はクロック・パルス供給端子、Q
l第1のデータ選択器、Ql)は第2のデータ選択器、
@はRSSフリラグフロップある。 な2、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- (1)データ・バスからのデータによつて制御される第
1および第2のディジタル/アナログ(D/A)変換器
、 入力信号の電圧と上記第1および第2のD/A変換器の
出力電圧とをそれぞれ比較する第1および第2の電圧比
較器、 それぞれ上記第1および第2の電圧比較器の出力に接続
されるとともに上記データ・バスからのデータによつて
制御される第1および第2の遅延回路、 それぞれ上記第1および第2の遅延回路の出力に接続さ
れるとともに上記データ・バスからのデータによつて制
御される第1および第2のデータ選択器、並びに、 これらの第1および第2のデータ選択器の出力に接続さ
れたフリップ・フロップ回路を備え、外部から上記デー
タ・バスを経て与えられるデータによつてヒステリシス
特性を制御できるようにした波形整形回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15060988A JPH01318316A (ja) | 1988-06-17 | 1988-06-17 | 波形整形回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15060988A JPH01318316A (ja) | 1988-06-17 | 1988-06-17 | 波形整形回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01318316A true JPH01318316A (ja) | 1989-12-22 |
Family
ID=15500622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15060988A Pending JPH01318316A (ja) | 1988-06-17 | 1988-06-17 | 波形整形回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01318316A (ja) |
-
1988
- 1988-06-17 JP JP15060988A patent/JPH01318316A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5760623A (en) | Ramp voltage generator for differential switching amplifiers | |
JPH0563525A (ja) | パルス幅可変回路 | |
JPH01318316A (ja) | 波形整形回路 | |
JPH02155458A (ja) | 昇圧回路 | |
JP3185229B2 (ja) | パルス信号処理回路 | |
JPS6261175B2 (ja) | ||
JP2814647B2 (ja) | ドライバ出力回路 | |
JPH01202025A (ja) | モード切替回路 | |
US3705399A (en) | Digital to analog converter | |
JP2637734B2 (ja) | 出力回路 | |
SU1325506A1 (ru) | Функциональный преобразователь | |
SU1491308A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
JPS63229917A (ja) | 奇数分の1分周器 | |
JPH0686458A (ja) | 電源選択回路 | |
SU1359901A1 (ru) | Транзисторный переключатель | |
KR930010879B1 (ko) | 슈미트 트리거 전압조절 주파수 분주기 | |
SU1411927A1 (ru) | Генератор импульсов | |
JPS6359017A (ja) | パルス発生回路 | |
SU1282312A1 (ru) | Генератор импульсов,управл емый кодом | |
KR0183747B1 (ko) | 클럭 펄스의 주파수 변환방법 및 회로 | |
JP3051937B2 (ja) | 可変計数パルス信号発生装置 | |
KR19990010371A (ko) | 펄스 발생회로 | |
JPH0543527Y2 (ja) | ||
SU1614020A1 (ru) | Устройство дл контрол импульсных последовательностей | |
SU1515358A1 (ru) | Амплитудный анализатор |