SU1282312A1 - Генератор импульсов,управл емый кодом - Google Patents

Description

(21)3909547/24-21

(22)10.06.85

(46) 07.01.87. Бюл. Р 1 .

(72) В.А. Клименко, Ш.Х. Катаев

и О.В. Торопцов

(53)621.317.764(088.8)

(56) Вопросы радиоэлектроники, сер. Электронна  вычислительна  техника, 1979, вьт. 9, с. 112, рис. 2. . Там же, рис. 1.

(54)ГЕНЕРАТОР ИМПУЛЬСОВ, УПРАВЛЯЕМЫЙ КОДОМ

(37) Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в частотно-цифровых приборах. Цель изобретени  - повышение надежности и стабильности работы генератора - достигаетс  , использованием в качестве буферных элементов логических повторителей на три состо ни  с применением трехкаскадного формировател  сигнала обратной св зи на инверторах . Генератор содержит Ы-разр дн5То шину 1 управлени , конденсаторы 2.1-2.N,- резисторы 3, 6, 8 и 9, буферные элементы 4.1-4.N, инверторы 5, 10 и 11, шину 7 питани . Все инверторы выполнены с открытым коллекторным выходом. Число возможных частот генерации при N-разр дной шине 1 управлени  и равнозначном количестве буферных элементов 4.1-4.N равно (2N-1), 1 шт.

§

(Л

/

в

9

ю

00 tsD

GO

Ю

Изобретение относитс  к автоматике и вьтислительной технике и может быть использовано в частотно- цифровых приборах,

Цель изобретени  - повышение надежности и стабильности работы генератора .

Указанна  цель достигаетс  использованием в качестве буферных : элементов логических повторителей на 3 состо ни  и применением трехкас кадного формировател  сигнала обратной св зи на инверторах с открытым коллекторным выходом.

На чертеже приведена принципиальна  схема устройства.

Генератор импульсов содержит N-разр дную шину 1 управлени , N конденсаторов 2,1 - 2,N, вторые выводы которых соединены с первым выводом первого резистора 3, N буферных элементов 4.1 - 4,N с трем  состо ни ми ,  вл ющихс  повторител ми входных сигналов при логических нул х на управл ющих входах, входы управлени  которых соединены с соответствующими разр дами 1 - N шины 1 управлени , выходы буферных элементов 4.1-4,N соединены соответственно с первыми выводами N конденсаторов 2.1-2.N, второй вьшод первого резистора 3 подключен к выходу третьего инвертора 5 и второму выводу четвертого резистора 6, первый вывод которого подключен к шине 7 питани , к которой также подключены первые выводы второго 8 и третьего 9 резисторов, первый вьшод первого .резистора 3 соединен с первым входом первого инвертора 10, выход которого соединен с вторым выводом второго резистора 8 и входом второго инвертора 11J выход которого соединен с вторым вьшодом третьего резистора 9, входом третьего инвертора 5, информационными входами N буферных элементов 4,1-4,N и  вл етс  выходом генератора . Причем инверторы 10,11 и 5  вл ютс  инверторами с открытым коллекторным выходом.

Принцип работы генератора заключаетс  в следутощем.

Когда на всех разр дах шины 1 управлени  установлены потенциалы логической единицы в элементы 4.1-4.N наход тс  в состо нии Отключено, генераци  отсутствует, усилительный каскад на инверторах 10,11 и 5 на

0

ходитс  в активном состо нии с промежуточными между нулем и единицей потенциалами на выходах указанных инверторов . При этом на второй вход инвертора 10 необходимо подать логический нуль дл  защиты следующих за предлагаемым генератором элементов от поступлени  на их входы сигнала с промежуточными между логическим нулем и единицей значени ми.

При осуществлении режима генерации сигнал логического нул  с второ- ..го входа инвертора 10 снимаетс .

Предположим, что по первому разр ду шины 1 управлени  на вход управлени  буферного элемента 4.1 поступает потенциал логического нул , а . по остальным разр дам шины 1 управлени  на входы управлени  буферных элементов 4.2 - 4,N - потенциал логической единшщ. При этом элементы 4.2- 4.N наход тс  в состо нии Отключено .

Через выход элемента 4,1, резистор 3 и резистор 6 начинаетс  зар д конденсатора 2.1, который приводит к повьшению напр жени  на входе инвертора 10. Когда напр жение на вхо , де инвертора 10 становитс  больше порогового напр жени  переключени , он и инвертор 5 переключаютс  в состо ние логического нул , а инвертор 11 - в состо ние логической единицы , и этот сигнал поступает на ин формационные входы буферных элементов 4. Однако элементы 4.2-4,N od- . таютс  в состо нии отключено, и .только на выходе элемента 4.1 по вл етс  уровень логической единиц.. Конденсатор 2.1 начинает переза- р жатьс  через резистор 3 и открытый выходной транзистор инвертора 5. Когда напр жение на входе инвертора 10 становитс  меньше порогового значени  напр жени  переключени , инверторы 10, 11, 5 и элемент 4.1 устанавливаютс  в противоположные состо ни . Этот процесс повтор етс  непрерывно, т.е. происходит генераци  импульсов с частотой,.определ емой посто нной времени резистора 3 и конденсатора 2,1.

Если одновременно по первым двум разр дам шины 1 управлени  на входы управлени  буферных элементов 4.1 и 4.2 поступают потенциалы логического нул , а по остальным разр дам шины 1 управлени  на входы управле5

0

5

31

ни  буферных элементов 4.3-4.N - потенциал логической единицы, то элементы 4.3-4.N наход тс  в состо нии Отключено, а работают элементы 4.1 и 4.2, В этом случае частота им- пульсов определ етс  посто нной времени резистора 3 икондесаторов 2.1 и 2.2

В случае, когда по всем разр дам шины 1 управлени  на входы управлени  элементов 4.1-4.N подаютс  потенциалы логического нул , то частота генерации определ етс  посто нной времени резистора 3 и конденсаторов 2.1-2.N.

В случае, если на всех разр дах шины 1 управлени  установлен потенциал логической единицы, то генера- ци  прекращаетс .

Частота F импульсов генерации определ етс  выражением

1

( .

где Р - PJ - числовые (О или 1) значени  потенциалов логических сигналов на разр дах шины 1 управлени ;

К 2 - 4 и определ етс  порогами переключени  инверторов .

Число возможных частот генерации при N-разр дной шине 1 управлени  и равнозначном количестве буферных элементов 4.1-4.N равно ().

24

Claims (1)

1. Формула изобретени 

   Генератор импульсов управл емый кодом, содержащий N-разр дную шину управлени , шину питани , N-буферных элементов, входы управлени  которых соединены с соответствукнцимн .разр дами шины управлени , выходы буферных элементов соединены с первыми выводами N конденсаторов, вторые вьшоды которых соединены с первым выводом первого резистора, отличающий- с   тем, что, с целью повьшюни  надежности и стабильности работы, в него- ,введены три инвертора с открытыми коллекторными выходами и три резистора,второй вывод первого резне-, тора подключен к выходу третьего инвертора и второму выводу четвертого резистора , первый вывод которого подключен к шине питани , к которой также подключены первые вьшоды второго и третьего резисторов, первый вывод первого резистора соединен с входом первого инвертора, выход которого соединен со вторым вьшодом второго резистора и входом второго инвертора, выход которого соединен со йторым выводом третьего резистора, входом третьего инвертора, информационными входами N буферных элементов и  в- . л етс  выходом генератора, причем буферные элементы представл ют собой логические повторители на три досто ни .