JPH0131687B2 - - Google Patents
Info
- Publication number
- JPH0131687B2 JPH0131687B2 JP56125460A JP12546081A JPH0131687B2 JP H0131687 B2 JPH0131687 B2 JP H0131687B2 JP 56125460 A JP56125460 A JP 56125460A JP 12546081 A JP12546081 A JP 12546081A JP H0131687 B2 JPH0131687 B2 JP H0131687B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead pins
- semiconductor chip
- frame
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 17
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 238000005452 bending Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000000465 moulding Methods 0.000 claims description 6
- 238000005476 soldering Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 238000010186 staining Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、リードフレームを用いた半導体装置
の製造方法に関する。
の製造方法に関する。
従来の半導体装置用リードフレームの構造は第
１図に示すようになつている。すなわち、平行に
配設された連結条帯１，１およびこれと直交して
離間配設されたリード線連結部分２，２からなる
枠部分３と、リード線連結部分２，２と平行でか
つ連結条帯１，１間に跨設されたタイストリツプ
４と、このタイストリツプ４に一端が連結し他端
が半導体チツプ装着パツド５に隣接するように延
在する複数の内部リードピン６…と、タイストリ
ツプ４および内部リードピン６…と一端が連結
し、他端が下方のリード線連結部分２と連結する
複数の外部リードピン７…とからなる構成になつ
ている。
１図に示すようになつている。すなわち、平行に
配設された連結条帯１，１およびこれと直交して
離間配設されたリード線連結部分２，２からなる
枠部分３と、リード線連結部分２，２と平行でか
つ連結条帯１，１間に跨設されたタイストリツプ
４と、このタイストリツプ４に一端が連結し他端
が半導体チツプ装着パツド５に隣接するように延
在する複数の内部リードピン６…と、タイストリ
ツプ４および内部リードピン６…と一端が連結
し、他端が下方のリード線連結部分２と連結する
複数の外部リードピン７…とからなる構成になつ
ている。
このような構造のリードフレームを用いて、図
示しないが半導体チツプを装着パツド５に取着
し、半導体チツプの電極と各内部リードピン６…
とを金属細線により互いに電気的接続し、そして
２点鎖線で示す部分を樹脂外囲器でモールドした
後、枠部分３およびタイストリツプ４を各リード
ピンから切断するカツテイング工程、および各外
部リードピン７…のベンデイング工程により、１
個１個の半導体装置８ごとに切り離され、それぞ
れ独立した状態におかれる。このように１個１個
の状態にしたのち、固定支持装置やマガジンなど
に再度セツトして、半田デイツプ工程や電気的特
性試験、寿命試験、環境試験などを行つていた。
このため手間と時間が掛かり、生産の能率アツプ
や生産向上の面から量産的でない欠点があつた。
さらに、これら工程が作業者による手作業である
ため、作業時にリードピンの曲り、ねじれ、モー
ルド樹脂の汚れ、傷、欠けなどの外観上の問題も
発生するなどの欠点があつた。
示しないが半導体チツプを装着パツド５に取着
し、半導体チツプの電極と各内部リードピン６…
とを金属細線により互いに電気的接続し、そして
２点鎖線で示す部分を樹脂外囲器でモールドした
後、枠部分３およびタイストリツプ４を各リード
ピンから切断するカツテイング工程、および各外
部リードピン７…のベンデイング工程により、１
個１個の半導体装置８ごとに切り離され、それぞ
れ独立した状態におかれる。このように１個１個
の状態にしたのち、固定支持装置やマガジンなど
に再度セツトして、半田デイツプ工程や電気的特
性試験、寿命試験、環境試験などを行つていた。
このため手間と時間が掛かり、生産の能率アツプ
や生産向上の面から量産的でない欠点があつた。
さらに、これら工程が作業者による手作業である
ため、作業時にリードピンの曲り、ねじれ、モー
ルド樹脂の汚れ、傷、欠けなどの外観上の問題も
発生するなどの欠点があつた。
本発明は上記事情に鑑みてなされたもので、そ
の目的とするところは、枠部分に固定されるダミ
ーリードピンを設けることによつて、半導体装置
の製造における手作業工程を減少させ、半導体装
置の生産性を著しく向上し得るリードフレームを
提供することにある。
の目的とするところは、枠部分に固定されるダミ
ーリードピンを設けることによつて、半導体装置
の製造における手作業工程を減少させ、半導体装
置の生産性を著しく向上し得るリードフレームを
提供することにある。
また、本発明は、リードフレームに半導体チツ
プを装着し、かつ樹脂外囲器をモールドした後、
ダミーリードピンを除く他のリードピンを枠部分
から切り離し、ダミーリードピンのみによつてモ
ールドした半導体チツプを支持した状態で、モー
ルドした半導体チツプを所望の方向に曲げること
により、リードピンを枠部分によつて形成される
面外に向けて半田デイツプ工程を行うようにした
前記リードフレームを用いた半導体装置の製造方
法を提供することを目的とする。
プを装着し、かつ樹脂外囲器をモールドした後、
ダミーリードピンを除く他のリードピンを枠部分
から切り離し、ダミーリードピンのみによつてモ
ールドした半導体チツプを支持した状態で、モー
ルドした半導体チツプを所望の方向に曲げること
により、リードピンを枠部分によつて形成される
面外に向けて半田デイツプ工程を行うようにした
前記リードフレームを用いた半導体装置の製造方
法を提供することを目的とする。
以下、本発明の一実施例について図面を参照し
て説明する。なお、第１図と同一部分には同一符
号を付して説明する。第２図において、長手方向
に平行に配設された連結条帯１，１に対し直角に
リード線連結部分２，２を互いに離間配置して連
結条帯１，１と連結させ、これらによつて複数の
半導体チツプの枠部分３を設ける。なお、第２図
は１個の半導体チツプの部分だけを拡大して示し
てある。すなわち、連結条帯１，１間にこれと直
交してリード線連結部２，２を互いに平行離間し
て設け、かつ連結条帯１，１と一体化し、これら
によつて枠部分３を構成し、さらにタイストリツ
プ４をリード線連結部分２，２間にそれらと平行
に設けて連結条帯１，１間に跨設し、タイストリ
ツプ４と一方（上方）のリード線連結部分２との
間に、一端がタイストリツプ４と連結され、他端
が半導体チツプ装着パツド５に隣接して延在する
複数の内部リードピン６…を設ける。また、タイ
ストリツプ４と他方（下方）のリード線連結部分
２との間に、一端が内部リードピン６…およびタ
イストリツプ４と連結し、他端が他方（下方）の
リード線連結部分２と連結する複数の外部リード
ピン７…が設けられた構成になつている。
て説明する。なお、第１図と同一部分には同一符
号を付して説明する。第２図において、長手方向
に平行に配設された連結条帯１，１に対し直角に
リード線連結部分２，２を互いに離間配置して連
結条帯１，１と連結させ、これらによつて複数の
半導体チツプの枠部分３を設ける。なお、第２図
は１個の半導体チツプの部分だけを拡大して示し
てある。すなわち、連結条帯１，１間にこれと直
交してリード線連結部２，２を互いに平行離間し
て設け、かつ連結条帯１，１と一体化し、これら
によつて枠部分３を構成し、さらにタイストリツ
プ４をリード線連結部分２，２間にそれらと平行
に設けて連結条帯１，１間に跨設し、タイストリ
ツプ４と一方（上方）のリード線連結部分２との
間に、一端がタイストリツプ４と連結され、他端
が半導体チツプ装着パツド５に隣接して延在する
複数の内部リードピン６…を設ける。また、タイ
ストリツプ４と他方（下方）のリード線連結部分
２との間に、一端が内部リードピン６…およびタ
イストリツプ４と連結し、他端が他方（下方）の
リード線連結部分２と連結する複数の外部リード
ピン７…が設けられた構成になつている。
このような構造のリードフレームは前述したよ
うに周知であるが、本発明では更に枠部分３に固
定されるダミーリードピン９，９を有することで
ある。すなわち、たとえば一方（上方）のリード
線連結部分２とタイストリツプ４との間で、かつ
相対向する連結条帯２，２の各内側にダミーリー
ドピン９，９がそれぞれ設けられる。このダミー
リードピン９，９の長さは、少なくともモールド
工程時に半導体チツプの樹脂外囲器内に先端部が
埋込固定される長さが必要である。
うに周知であるが、本発明では更に枠部分３に固
定されるダミーリードピン９，９を有することで
ある。すなわち、たとえば一方（上方）のリード
線連結部分２とタイストリツプ４との間で、かつ
相対向する連結条帯２，２の各内側にダミーリー
ドピン９，９がそれぞれ設けられる。このダミー
リードピン９，９の長さは、少なくともモールド
工程時に半導体チツプの樹脂外囲器内に先端部が
埋込固定される長さが必要である。
このように構成されたリードフレームの装着パ
ツド５に半導体チツプ（図示しない）を取着し、
半導体チツプの電極と各内部リードピン６…とを
互いに金属細線で電気的接続し、しかる後モール
ド工程により２点鎖線で示す部分を樹脂外囲器
（図示しない）でモールドして、半導体装置８を
構成する。このとき、上記樹脂外囲器にダミーリ
ードピン９，９がそれぞれ埋設支持される。この
ようにして、樹脂外囲器をモールド形成した後、
タイストリツプ４を各内部リードピン６…から、
またリード線連結部分２，２を各外部リードピン
７…からそれぞれ切断分離を行う（カツテイング
工程）。このカツテイング工程により、モールド
された各半導体チツプ、つまり半導体装置８はダ
ミーリードピン９，９のみによつて枠部分３に支
持されることになる。この状態で半導体装置８
を、ダミーリードピン９，９を支点として機械的
強度を考慮しながら枠部分３の平面に対して曲げ
る。たとえば第３図に示すように垂直方向に曲げ
る（ベンデイング工程）。このベンデイング工程
が終了すると、第３図のように多数の半導体装置
８…が枠部分３に支持された状態になる。この状
態で、多数の半導体装置８…に対して同時に半田
デイプ工程を容易に行うことができる。このよう
にして半田付け工程を終了した後、多数の半導体
装置８…を同時に試験装置にセツトして電気的特
性を測定することができる。また、寿命試験や環
境試験も同時に行うことができる。このように、
第３図の状態で半田デイツプや試験の工程を実施
できるので、これらの工程を行うに当つては、外
部リードピン７…の変形や半導体装置８のモール
ド樹脂の汚れ、傷、欠けなどの心配をする必要が
なく、スムーズに半田デイツプや性能および信頼
性の試験を行うことができる。このようにして試
験工程が終了した後、ダミーリードピン９，９の
部分で切断してそれぞれ独立した半導体装置８を
得ることができる。
ツド５に半導体チツプ（図示しない）を取着し、
半導体チツプの電極と各内部リードピン６…とを
互いに金属細線で電気的接続し、しかる後モール
ド工程により２点鎖線で示す部分を樹脂外囲器
（図示しない）でモールドして、半導体装置８を
構成する。このとき、上記樹脂外囲器にダミーリ
ードピン９，９がそれぞれ埋設支持される。この
ようにして、樹脂外囲器をモールド形成した後、
タイストリツプ４を各内部リードピン６…から、
またリード線連結部分２，２を各外部リードピン
７…からそれぞれ切断分離を行う（カツテイング
工程）。このカツテイング工程により、モールド
された各半導体チツプ、つまり半導体装置８はダ
ミーリードピン９，９のみによつて枠部分３に支
持されることになる。この状態で半導体装置８
を、ダミーリードピン９，９を支点として機械的
強度を考慮しながら枠部分３の平面に対して曲げ
る。たとえば第３図に示すように垂直方向に曲げ
る（ベンデイング工程）。このベンデイング工程
が終了すると、第３図のように多数の半導体装置
８…が枠部分３に支持された状態になる。この状
態で、多数の半導体装置８…に対して同時に半田
デイプ工程を容易に行うことができる。このよう
にして半田付け工程を終了した後、多数の半導体
装置８…を同時に試験装置にセツトして電気的特
性を測定することができる。また、寿命試験や環
境試験も同時に行うことができる。このように、
第３図の状態で半田デイツプや試験の工程を実施
できるので、これらの工程を行うに当つては、外
部リードピン７…の変形や半導体装置８のモール
ド樹脂の汚れ、傷、欠けなどの心配をする必要が
なく、スムーズに半田デイツプや性能および信頼
性の試験を行うことができる。このようにして試
験工程が終了した後、ダミーリードピン９，９の
部分で切断してそれぞれ独立した半導体装置８を
得ることができる。
なお、ダミーリードピン９，９は、たとえば第
４図に示すように近接する内部リードピン６，６
に一体に接続する構造でもよい。また、前記実施
例では、ダミーリードピンを２ケ所設けた場合に
ついて説明したが、２ケ所に限らず３ケ所でも４
ケ所でもよく、所望する強度に応じて選択するこ
とができる。
４図に示すように近接する内部リードピン６，６
に一体に接続する構造でもよい。また、前記実施
例では、ダミーリードピンを２ケ所設けた場合に
ついて説明したが、２ケ所に限らず３ケ所でも４
ケ所でもよく、所望する強度に応じて選択するこ
とができる。
以上詳述したように本発明によれば、枠部分に
固定されるダミーリードピンを有するリードフレ
ームを用いることにより、カツテイングあるいは
カツテイング―ベンデイング工程後の半田デイツ
プや電気特性、寿命および環境試験などを容易に
行わしめることができ、作業性が著しく向上す
る。特に、半田デイツプ工程においては多大の効
果を奏する。しかも、リードピンの変形やモール
ド樹脂の汚れ、キズ、欠けなどを生じさせること
なく生産性の向上を図ることができる。
固定されるダミーリードピンを有するリードフレ
ームを用いることにより、カツテイングあるいは
カツテイング―ベンデイング工程後の半田デイツ
プや電気特性、寿命および環境試験などを容易に
行わしめることができ、作業性が著しく向上す
る。特に、半田デイツプ工程においては多大の効
果を奏する。しかも、リードピンの変形やモール
ド樹脂の汚れ、キズ、欠けなどを生じさせること
なく生産性の向上を図ることができる。
第１図は従来の半導体装置用リードフレームの
構成図、第２図は本発明の一実施例を説明するた
めのリードフレームの構成図、第３図は同実施例
のベンデイング工程後の構造説明図、第４図は本
発明の他の実施例を説明するためのリードフレー
ムの構成図である。 １…連結条帯、２…リード線連結部分、３…枠
部分、４…タイストリツプ、５…半導体チツプ装
着パツド、６…内部リードピン、７…外部リード
ピン、８…半導体装置、９…ダミーリードピン。
構成図、第２図は本発明の一実施例を説明するた
めのリードフレームの構成図、第３図は同実施例
のベンデイング工程後の構造説明図、第４図は本
発明の他の実施例を説明するためのリードフレー
ムの構成図である。 １…連結条帯、２…リード線連結部分、３…枠
部分、４…タイストリツプ、５…半導体チツプ装
着パツド、６…内部リードピン、７…外部リード
ピン、８…半導体装置、９…ダミーリードピン。
Claims (1)
- １ 連結条帯およびリード線連結部分よりなる枠
部分と、前記リード線連結部分と平行でかつ前記
連結条帯間に跨設されたタイストリツプと、この
タイストリツプに一端が連結し他端が半導体チツ
プ装着パツドに隣接するように延在する複数の内
部リードピンと、前記タイストリツプおよび内部
リードピンに一端が連結し他端が前記一方のリー
ド線連結部分と連結する複数の外部リードピン
と、前記タイストリツプと内部リードピンの先端
部との間に位置する前記連結条帯の内側に一端が
連結し他端が前記枠部分内方に延長されたダミー
リードピンとを具備してなるリードフレームを用
意する工程と、半導体チツプを装着パツドに取着
し、かつ半導体チツプと内部リードピンとの電気
的接続を行つた後、半導体チツプおよび内部リー
ドピン部分を樹脂外囲器でモールドする工程と、
次にダミーリードピンを除く他のリードピンを枠
部分から切断分離するカツテイング工程と、モー
ルドした半導体チツプを枠部分平面に対してダミ
ーリードピンを支点として曲げるベンデイング工
程と、ダミーリードピンを介して枠部分に支持さ
れた半導体チツプの外部リードピンに対する半田
付け工程とを具備したことを特徴とするリードフ
レームを用いた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12546081A JPS5827332A (ja) | 1981-08-11 | 1981-08-11 | リードフレームを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12546081A JPS5827332A (ja) | 1981-08-11 | 1981-08-11 | リードフレームを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5827332A JPS5827332A (ja) | 1983-02-18 |
| JPH0131687B2 true JPH0131687B2 (ja) | 1989-06-27 |
Family
ID=14910636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12546081A Granted JPS5827332A (ja) | 1981-08-11 | 1981-08-11 | リードフレームを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5827332A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2519806B2 (ja) * | 1989-09-12 | 1996-07-31 | 株式会社東芝 | 樹脂封止型半導体装置 |
| US5343072A (en) * | 1990-08-20 | 1994-08-30 | Rohm Co., Ltd. | Method and leadframe for making electronic components |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559749A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Lead frame |
-
1981
- 1981-08-11 JP JP12546081A patent/JPS5827332A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559749A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Lead frame |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5827332A (ja) | 1983-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428248A (en) | Resin molded semiconductor package | |
| JP2565091B2 (ja) | 半導体装置およびその製造方法 | |
| US20140327004A1 (en) | Lead Frame Strips with Support Members | |
| JP2806328B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US6625885B1 (en) | Method of making an electrical contact device | |
| JPH0131687B2 (ja) | ||
| JPS63258050A (ja) | 半導体装置 | |
| JP2023529150A (ja) | スプリングバーリードフレーム | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| JP2861350B2 (ja) | 半導体装置の製造方法 | |
| JP2503652B2 (ja) | 半導体集積回路装置およびその検査方法 | |
| JPH0735403Y2 (ja) | リードフレーム | |
| JPH09213859A (ja) | 半導体装置の製造方法 | |
| JPS6024047A (ja) | ダイオ−ド | |
| JPS60164345A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH02308563A (ja) | リードフレーム | |
| JPS589586B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6145857B2 (ja) | ||
| JPH02105447A (ja) | Ｉｃ外部リード曲げ成形金型 | |
| JPS5850762A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0328826B2 (ja) | ||
| JPH029692A (ja) | Ｉｃカード用モジュールの製造方法 | |
| JPH0766357A (ja) | リ−ドフレ−ムとその製造方法、及び、このリ−ドフレ−ムを用いた半導体装置 | |
| JPS58123747A (ja) | 半導体装置の製造方法 | |
| JPH10284674A (ja) | 半導体装置及びその製造方法 |