JPH01316664A - ディジタル式速度計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、移動体の速度や、回転体の回転速度を、速
度に比例して発生するパルスを計数した数値により、表
示器に表示させるディジタル式速度計に関する。

〔従来の技術〕

従来のディジタル速度計としては、例えば第２図に示す
ように、回転軸１にパルス発生装置２を装着し、パルス
カウンタ３、表示レジスタ４および表示器５を設けるも
のがある。回転軸１の回転によって一定時間に発生する
パルスを、パルスカウンタ３によって計数させ、その結
果のカウント値を、ラッチ指令６によって、表示レジス
タ４の方にシフトさせる。その値を表示レジスタ４に記
憶させ、表示器５に表示させて、回転軸１の回転数を知
ることができるようになっていた。

このようなディジタル速度計は、一定時間毎に計数を行
って計数値を表示するから、被測定物がほぼ一定の速度
を保持しているような場合においては、僅かな速度の変
化によって、表示されるディジタル値の最小桁が変化し
、表示面にちらつきを生じて、見ている人に違和感を与
えることになる。このような欠点を解消するため、パル
スカウンタ３のカウント値と表示レジスタ４の記憶値と
の差を求め、両者の差がある値以上になった場合のみ、
表示レジスタの内容をパルスカウンタの値に応じて書き
換えるというように、いわばヒステリシスを付加して、
表示面のちらつきを防止する方法がいくつか提案されて
いる。

例えば第３図に示すような、ヒステリシス処理回路があ
る。まず速度カウンタ１１からの出力信号ａと、表示レ
ジスタ１２の表示値すとの差を、ディジタル減算回路１
３で求める。ディジタル減算回路１３によって求めた両
者の差Ｃと、ヒステリシス値設定回路１４の設定値ｄと
を、比較回路１５によって比較し、ディジタル減算回路
１３の出力信号の絶対値Ｃが、ヒステリシス値設定回路
１４の設定値以上になったときは、比較回路１５から、
差有り信号ｅを出力する。その信号ｅが出されたときの
みに、論理積ゲート１６が開いて、ラッチ指令１７が作
動し、表示レジスタ１２の内容を、速度カウンタ１１の
出力と同じ値に、書き換えるようにするものである（特
公昭６〇−２９０６９号公輻参照）。

〔発明が解決しようとする課題〕

ところでこのような従来のディジタル速度計における、
ヒステリシス処理回路にあっては、ディジタル減算回路
１３と比較回路１５とが必要となる。例えばこの速度計
が車両用速度計であるとすれば、表示は２００ｋｍ／ｈ
程度あるいはそれ以上まで表示可能でなければならず、
また表示最小単位と分解能は、１　ｋｍ／ｈとするのが
普通であるから、その場合の速度カウンタ１１及び表示
レジスタ１２は、少なくとも８ビット以上としなければ
ならない。よってディジタル減算回路１３と、比較回路
１５の容量も、それに対応する８ビット以上のものとな
るので、回路規模が大きくなってしまう。

また速度計の最小表示単位が１　ｋｍ／ｈで、分解能も
１　ｋｍ／ｈである場合には、上記のヒステリシス処理
回路が差有り信号ｅを出力するのは、速度カウンタ１１
と、表示レジスタ１２のディジタル値の差の絶対値が、
２　ｋｍ／ｈ以上になったときとなる。その時表示レジ
スタ１２の内容を、速度カウンタ１１の値に応じて書き
換えるという構成にするのであるが、それでは加減速時
に、表示が２　ｋｍ／ｈ毎にしか変化しないこととなり
、速度計の性能として不満足なものとなる。

よって最小表示単位１　ｋｍ／ｈを確保するには、速度
カウンタ１１の計測分解能を１　ｋｍ／ｈより小さく、
例えば０・５　ｋｍ／ｈとし、速度カウンタ１１の出力
と、表示レジスタ１２の内容の差が、１　ｋｍ／ｈ以上
の値に相当する値になったときに、表示レジスタ１２の
内容を、速度カウンタ１１の出力に応じて、書き換える
という構成にする必要がある。しかしそのような構成に
すると、速度カウンタ１１の桁数が増加し、ディジタル
減算回路１３、比較回路１５等の回路規模も、増大する
ことになる。また計測分解能を上げるためには、速度パ
ルスの時間当りの発生数を上げるか、計数時間を長くす
ることが必要となるが、時間当りのパルス発生数を上げ
ることは、パルス発生装置の価格を上げることになり、
速度表示のための計数時間を長くすることは、加減速時
の応答性を悪くするという問題があった。

この発明は、このような従来の課題に着目してなされた
もので、簡単な構造で回路規模を大きくすることなく、
しかも応答性の優れたディジタル式速度計を提供するこ
とをその目的とする。

（課題を解決するための手段） 本発明は、上記の課題を解決するための手段として、そ
の構成を、速度に比例して発生するパルスを一定時間計
数する速度カウンタと、該速度カウンタの出力値を記憶
する表示レジスタと、該表示レジスタの記憶値を表示す
る表示器を有するディジタル式速度計において、前記速
度カウンタの出力値と前記表示レジスタの記憶値との大
小関係を、一定時間毎に比較する比較器と、該比較器の
大小関係の比較値の、同一出力が出る回数な計数する比
較値カウンタと、該比較値カウンタの計数値が、一定値
以上に達したとき、前記表示レジスタの記憶値を、速度
カウンタの出力値に更新する、計数値書き換え装置とを
有することとした。

（作用〕 次に本発明の詳細な説明する。ディジタル式速度計には
、速度に比例して発生するパルスを、一定時間計数する
速度カウンタと、該速度カウンタの出力値を記憶する表
示レジスタと、該表示レジスタの記憶値を表示する表示
器を有している。

前記速度カウンタの出力値と前記表示レジスタの記憶値
とを比較器に導入し、速度カウンタの出力値と、表示レ
ジスタの記憶値との大小関係を、一定時間毎に比較する
。そして比較値カウンタによって、前記比較器の大小関
係の比較値の、同一出力が出る回数を計数する。前記比
較値カウンタの計数値が一定値以上に達したとき、計数
値書き換え装置により、前記表示レジスタの記憶値を、
速度カウンタの出力値と同じ値に更新する。

〔実施例〕

以下、この発明の実施例を図面に基づいて説明する。

第１図は本発明の構成図で、ディジタル速度計には、距
離の移動に伴ってパルスを発生させるパルス発生装置２
１があり、パルス発生装置２１から発生するパルス信号
６１は、速度カウンタ２２に入力するが、パルス信号６
１は制御回路２０からの指令により、論理積ゲート２０
ａによりて制御されて、速度カウンタ２２に入力し、一
定時間だけカウントを行うようになっている。また速度
カウンタ２２のカウント値を記憶する、表示レジスタ２
３が設けられており、表示レジスタ２３の記憶値を表示
する表示器２４がある。そして制御装置２０からの指令
により、速度カウンタ２２のカウント値を、表示レジス
タ２３ヘラツチし、表示レジスタ２３の記憶値を書き換
えるための、論理積ゲート４１がある。さらに制御装置
２０からは、速度カウンタ２２に対して、そのカウント
値をリセットするための、リセット信号６２が入力して
いる。

次に速度カウンタ２２の出力値と、表示レジスタ２３の
記憶値との大小関係を、一定時間毎に比較する比較器２
５がある。この一定時間は、例えば速度カウンタ２２に
、論理積ゲート２０ａからパルスが入力し、リセットパ
ルス６２によってリセットされる、直前の時間毎とする
。そして比較器２５の大小関係の比較値における、同一
出力が出される回数を計数する、比較値カウンタを設け
るが、速度カウンタ２２の出力値の方が。

大きい状態となった回数をカウントする、第１比較値カ
ウンタ２６と、速度カウンタの出力値の方が、小さい状
態となった回数をカウントする、第２比較値カウンタ２
７とを設ける。比較器３５からは、速度カウンタ２２の
値の方が大きい時、端子Ｇから信号７１が発生し、速度
カウンタ２２の値と表示レジスタ２３の記憶値とが等し
い時、端子Ｅから信号７２が発生し、速度カウンタ２２
の値の方が小さいとき、端子Ｓから信号７３が発生する
ものとする。また比較器２５の端子Ｇは、第１比較値カ
ウンタ２６の入力端子２６ａと接続し、また論理和ゲー
ト２９を通過して、第２比較値カウンタ２７のリセット
端子２７ｒと接続している。比較器２５の端子Ｓは、第
２比較値カウンタ２７の入力端子２７ａと接、続し、ま
た論理和ゲート２８を通過して、第１比較値カウンタ２
６のリセット端子２６ｒと接続している。比較器２５の
端子Ｅは、論理和ゲート２８を通過して。

比較値カウンタ２６のリセット端子２６ｒと接続し、ま
た論理和ゲート２９を通過して、比較値カウンタ２７の
リセット端子２７ｒと接続している。第１及び第２の比
較値カウンタ２６．２７の出力端子２６ｂ、２７ｂは、
論理和ゲート３０と接続し、論理和ゲート３０の出カフ
７は、表示レジスタ２３のラッチ入力端子に接続してい
る、論理和ゲート３１の、一方の入力端子に入力してい
る。

この他表示レジスタ２３の出力が、停止判定回路３５に
入力しており、停止判定回路３５の出力は、前記の論理
和ゲート３０の出力と共に、論理和ゲート３１に入力し
ている。論理和ゲート３１の出力は、前記の表示レジス
タ２３に入力する、論理積ゲート４１へ入力している。

上記の第１、第２の比較値カウンタ２６．２７、論理和
ゲート２８．２９．３０および論理和ゲート４１によっ
て、比較値カウンタの計数値が一定値以上に達したとき
、表示レジスタの記憶値を更新する計数値書き換え装置
４０を形成している。

パルス発生装置２１からのパルスは、制御装置２０によ
って、論理積ゲート２０ａが制御され、速度カウンタ２
２に入力する。速度カウンタ２２はこのようにして、一
定時間の間に入力するパルスをカウントする。速度カウ
ンタ２２のカウント値は、一定の時期に制御装置２０か
らの、リセット信号６２によってリセットされ、再びカ
ウントが開始される。また速度カウンタ２２で計数され
たカウント値は、制御装置２０からのラッチ信号により
、前記の論理積ゲート４１を経て、表示レジスタ２３に
伝送され、表示レジスタ２３には、そのときの速度カウ
ンタ２２のカウント値が記憶される。この記憶値が表示
器２４に表示されるようになっている。

次に速度カウンタ２２の出力値６３と、表示レジスタ２
３の記憶値６４とが比較器２５に導入され、速度カウン
タ２２のリセット信号６２によってリセットされる直前
のカウント値と、表示レジスタ２３の記憶値との大小関
係を、一定時間毎に比較する。そして比較器２５によっ
て、速度カウンタ２２のカウント値の方が、表示レジス
タ２３の記憶値より大きいことが検知された場合には、
比較器２５の端子Ｇから信号７１を出す。その信号７１
が第１比較値カウンタ２６に入力し、第１比較値カウン
タ２６は、速度カウンタ２２のカウント値の方が、表示
レジスタ２３の記憶値より大きくなった場合の回数をカ
ウントする。この場合の規定カウント数は、２に設定さ
れているから、２回に亙って速度カウンタ２２の値が、
表示レジスタ２３の記憶値より大きい状態が皇統すれば
、第１比較値カウンタ２６の端子２６ｂから、出カフ４
が出る。なお前記の信号７１は論理和ゲート２９を経て
、第２比較値カウンタ２７のリセット端子２７ｒに入力
し、第２比較値カウンタ２７のカウント値をリセットす
る。同様にして比較器２５によって、速度カウンタ２２
のカウント値の方が、表示レジスタ２３の記憶値より小
さいことが検知された場合には、比較器２５の端子Ｓか
ら信号７３を出す。その信号７３が第２比較値カウンタ
２７に入力して、速度カウンタ２２のカウント値の方が
、表示レジスタ２３の記憶値より小さくなった場合の回
数をカウントする。この場合も規定カウント数は、２に
設定されているから、２回に互って速度カウンタ２２の
値が、表示レジスタ２３の記憶値より小さい状態が継続
すれば、第２比較値カウンタ２７から出力が出る。

なお前記の信号７３は論理和ゲート２８を経て、第１比
較値カウンタ２６のリセット端子２６ｒに入力し、第１
比較値カウンタ２６のカウント値をリセットする。比較
器２５によって速度カウンタ２２と、表示レジスタ２３
の記憶値とが、等しいことが検知された場合には、比較
器２５の端子Ｅから信号７２を出す。これは論理和ゲー
ト２８．２９を経て、第１、第２の比較値カウンタ２６
．２７の両者をリセットする。

こうして速度カウンタ２２のカウント値と、表示レジス
タ２３の記憶値とを、前記のリセット直前の時間毎に比
較した結果、２回連続して同じ出力が出たときに、第１
比較値カウンタ２６から信号７４が、または第２比較値
カウンタ２７から信号７５が出される。この信号７４．
７５は論理和ゲート３０．３１を通過して、論理積ゲー
ト４１に到達し、この信号がラッチ許可信号８１となっ
て、制御装置２０からの指令により、表示レジスタ２３
の記憶値が、その時の速度カウンタ２２のカウント値に
更新される。

よりて表示レジスタの値の更新は、速度カウンタ２２と
表示レジスタ２３の記憶値とが、２回に互って同一傾向
の異なる値となり、第１、第２の比較値カウンタ２６．
２７から、出力が出た時だけ行われることになる。よっ
て偶発的に、速度カウンタ２２のカウント値が変化して
も、表示レジスタ２３の記憶値は変化せず、例えばほぼ
一定速度を保持していて、速度カウンタ２２のカウント
値が、上下に１単位づつ変化するような場合も、その値
に追随して表示値がちらつき、見る人に違和感を与える
ようなことがなくなる。

この他停止判定回路３５には、表示レジスタ２３の記憶
値が入力しており、表示レジスタ２３の記憶値が、軍に
なっているときに、停止判定回路３５から、出力信号８
０が出される。この出力８０と、前記の論理和ゲート３
０の出カフ７とが、論理和ゲート３１に入力しており、
論理和ゲート３１の出力は、前記の表示レジスタ２３の
記憶値を更新するための、論理積ゲート４１へ入力して
いる。よって速度が零の場合は、上記の第１、第２の比
較値カウンタ２６．２７から出力がない場合でも、論理
積ゲート４１に、ラッチ許可信号８１が出されており、
速度カウンタ２２のカウント値が変化すると、計測完了
毎に表示レジスタ２３の記憶値、即ち速度の表示値が変
化して表示され、速度の変化に対して応答性の高いディ
ジタル速度計となる。

〔発明の効果〕

以上、説明したように、この発明によれば、ディジタル
速度計において、表示が変化した後、複数回計測が行わ
れる間は、表示装置の表示を変化させないようになって
いるから、最小分解能の速度の近傍で、僅かに速度が上
下に変化したような場合には、表示装置の表示は変化せ
ず、表示の最小分解能の上下に表示値が変化しても、こ
れによる表示のちらつきを防止することができる。

さらにこの発明によれば、制御装置内で算術演算を行う
必要がなく、単に大小の比較をする比較器と、数個の論
理素子によって、簡単な論理演算を行うだけでよい。ま
た表示単位と分解能とを、同一とすることができること
とも相俟って、回路規模が極めて小さくなり、装置が簡
易化されるという効果も得られる。

この他回路構成が簡単で、比較器と簡単な論理回路のみ
によって構成されているから、ノイズによる変動を少な
くすることもできる。

【図面の簡単な説明】

第１図は本発明のディジタル速度計の実施例の構成を示
すブロック図、第２図は従来のパルス式ディジタル速度
計の原理を示す図、第３図は従来のヒステリシス処理回
路を持ったディジタル速度計の構成の一部を示すブロッ
ク図である。 ２２・・・速度カウンタ ２３・・・表示レジスタ ２４・・・表示器 ２５・・・比較器 ２６・・・第１比較値カウンタ ２７・・・第２比較値カウンタ ４０・・・計数値書き換え装置 第２図 ｓ　３　図

Claims (1)

1. 【特許請求の範囲】 速度に比例して発生するパルスを一定時間計数する速度
   カウンタと、該速度カウンタの出力値を記憶する表示レ
   ジスタと、該表示レジスタの記憶値を表示する表示器を
   有するディジタル式速度計において、 前記速度カウンタの出力値と前記表示レジスタの記憶値
   との大小関係を、一定時間毎に比較する比較器と、 該比較器の大小関係の比較値の、同一出力が出る回数を
   計数する比較値カウンタと、 該比較値カウンタの計数値が、一定値以上に達したとき
   、前記表示レジスタの記憶値を、速度カウンタの出力値
   に更新する計数値書き換え装置とを有するディジタル式
   速度計。