JPH01315828A - 情報処理装置の性能調整制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 情報処理装置の命令実行期間と、命令の実行停止期間を
設定する性能調節パルスのパルス幅のパルス周期に対す
る比率を調整することで、該情報処理装置の性能を調整
する制御方式に関し、マルチプロセッサシステムにおい
て、他の情報処理装置でのデータアクセスの周期が、当
該情報処理装置の速度調節用の制？１１１パルスの周ｊ
ＪＪに近いと、データ競合が発生してデータアクセスが
できなくなること、又はシングルプロセッサシステムに
おいても、タイマ割込みの周期が当該情報処理装置の速
度調節用の制御パルスの周期より短いと、該タイマ割込
みが抑止されることがあることを解消することを目的と
し、 外部装置等から特定の値が設定される性能調節レジスタ
と、常時カウントアツプを続けるデグレードカウンタと
、該性能調節レジスタとデグレードカウンタの内容を比
較する比較器の他に、該比較対象のビット数を、該外部
装置等から変更する為のマスクレジスタとを設け、該マ
スクレジスタに設定するマスクデークによって、上記速
度調節用の制御パルスの周期を設定し、該設定された周
期の間で、上記性能調節レジスタに設定された制御デー
タと、上記デグレードカウンタの値とを比較し、その大
小関係によって情報処理装置の実行。

停止を指示する性能調節パルスを発生するように構成す
る。

〔産業上の利用分野〕

本発明は、情報処理装置の命令実行期間と、命令の実行
停止期間を設定する性能調節パルスのパルス幅のパルス
周期に対する比率を調整することで、該情報処理装置の
性能を調整する制御方式に関する。

一般に、情報処理装置に要求される処理能力は顧客の要
求に対応して、小さいものから大きい物まで広範囲に股
かり、通常は種々の処理能力を有する情報処理装置を複
数種類、系列化して設けることで対処しているが、顧客
が要求する全ての範囲をカバーしようとすると、多くの
種類の系列化した情報処理装置を用意する必要があり不
経済となる問題がある。

従って、通常は、特定の処理能力を有する、限られた種
類の複数個の情報処理装置で顧客に対応することを余儀
無くされるが、この場合、処理能力を落とすことで下位
方向をカバーさせるようにして、顧客の要求に応する方
法をとることが行われる。

この場合、マイクロプログラムを変更（例えば、無効ス
テップ数を挿入する等）したり、キャッシュメモリを削
除する等のハードウェア的な対処を行うのはコストアン
プに繋がるし、クロックを変更することは、チャネル装
置において、入出力装置との同期をとる上で実現が困難
になる等の問題があり、本願出願人は、特開昭６１−２
４６８４０号公報において、命令の実行期間と、命令の
停止期間を設定する性能調節パルスのパルス幅を変更し
て、該性能調節パルスの周期に対するの比率を変えるこ
とで、該情報処理装置の性能調整を行う方式を開示して
いる。

然し、この方法においては、該性能調節パルスの周期が
固定である為、例えば、マルチプロセッサシステム等に
おいては、他のプロセッサでのデータアクセスの周期（
例えば、ソフトウェア的な手段で決定される）が、当該
プロセッサの性能調節パルスの周期に近い値になると、
データ競合が起こり、長時間に渡ってデータアクセスが
できなくなる等の問題がある。

又、シングルプロセッサシステムにおいても、タイマ割
込みの周期が、該性能調節パルスの周期より短い場合に
は、該タイマ割込みが抑止されてしまう問題があり、最
近の実時間処理に対応できなくなる危険が生じる等の問
題がある。

従って、かかる問題にも、十分対応できる効果的な性能
調整制御方式が必要とされるようになってきた。

〔従来の技術と発明が解決しようとする課題〕第３図は
従来のデグレード制御方式を説明する図であって、（ａ
）は性能調節パルス■を発生する手段を示し、（ｂ）は
命令の実行、停止動作のタイムチャートを示し、（ｃ）
は従来技術の問題点を説明する図である。

前述のように、本図（ａ）に示す従来のデグレード制御
方式は、本願出願人が先願している特開昭６１−２４６
８４０号公報等に開示しているものであるが、要約する
と、以下のとおり゛となる。

即ち、外部装置、例えば、サービスプロセッサ（ＳＶＰ
）等より特定値が設定されている性能調節レジスタ１と
、デグレードカウンタと呼ばれる、常時カウントアツプ
を続けるカウンタ２の値を比較器３で比較し、その大小
関係により、（ｂ）図に示すような命令の実行期間（デ
グレードカウンタ２の値が小さい期間）、停止期間（デ
グレードカウンタ２の値が大きい期間）を指示する性能
調節パルス■を発生していた。

（ｂ）図に示した例では、実行期間と停止期間とが１対
１となるように、性能調節レジスタ１に上記特定値を設
定した例であるが、該性能調節レジスタ１に設定する値
を変更することにより、パルス幅を変更して、パルス周
期との比率を変えることができるが、該パルス周期その
ものは、該デグレードカウンタ２のビット数によって決
まり、変更することはできない構成になっている。

従って、例えば、マルチプロセッサにおいて、他のデー
タ処理装置でのデータアクセスの周期が、（ｃ）図に示
すように、当該データ処理装置の処理速度を調節する性
能調節パルス■の周期に近い値になると、該データに対
して常にデータ競合が発生し、該競合データに対するア
クセスができなるなるという問題があった。

又、図示していないが、シングルプロセッサシステムに
おいても、周期的に発生ずるタイマ割込みの周期より、
上記速度調節パルス■の周期が長くて、上記命令停止期
間が長くなると、該タイマ割込みが実行できなくケース
が多くなり、実時間処理ができなくなるという問題があ
った。

本発明は上記従来の欠点に鑑み、情報処理装置の命令実
行期間と、命令の実行停止期間を設定する性能調節パル
スのパルス幅のパルス周期に対する比率を調整すること
で、該情報処理装置の性能を調整する制御方式において
、性能調節パルスの周期を変更することで、データ競合
によるデータアクセスができなくなること等を解消する
性能調整制御方式を提供することを目的とするものであ
る。

〔課題を解決するための手段」 第１図は本発明の情報処理装置の性能調整方式の原理構
成図である。

上記の問題点は下記の如くに構成された情報処理装置の
性能調整側′４′Ｊ■方式によって解決される。

（１）情報処理装置の命令の流れを停止、実行させるこ
とで、該情報処理装置の処理速度を調節する性能調整側
’＋７１１方式であって、該命令の流れを停止、実行さ
せる周期を調節するように構成する。

（２）情報処理装置の命令実行期間と、命令の実行停止
期間を設定する性能調節パルス■のノ（ルス幅と、パル
ス周期とを調節することで、該情報処理装置の性能を調
整制御する方式であって、外部装置、又は内部機構から
特定の値が設定される性能調節レジスタ１と、常時カウ
ントアップを続けるデグレードカウンタ２と、該性能調
節レジスタ１とデグレードカウンタ２の内容の大小を比
較する比較手段３の他に、該比較対象のビット数を、該
外部装置、又は内部機構から変更する為のマスクレジス
タ４とを設け、 該マスクレジスタ４に設定するマスクデータによって、
上記性能調節用の制御パルス■の周期を設定し、 該設定された周期の間で、上記性能調節レジスタＩに設
定された制御データと、上記デグレードカウンタ２の値
とを比較し、その大小関係によって情報処理装置の実行
、停止を指示する性能調節パルス■を発生するように構
成する。

〔作用〕

即ち、本発明によれば、情報処理装置の命令実行期間と
、命令の実行停止期間を設定する制御パルスのパルス幅
のパルス周期に対する比率を調整することで、該情報処
理装置の性能を調整する制御方式において、上記処理速
度調整用の性能調節パルスの周期とデータアクセスとの
競合によるデータアクセス不可の状態等の発生を無くす
る為には、 （１）他の情報処理装置、及び自情報処理装置の競合デ
ータに対するアクセス周期を変える。

（２）　　シングルプロセッサシステムにおいては、タ
イマ割込み周期を性能調節パルス■の周期より長くする
。

（３）処理速度調整用の性能調節パルス■の周期を変え
る。

の何れかの手段を用いれば良い。

上記の条件の内、（１）については、他の情報処理装置
のハードウェア（例えば、入出力処理装置に関係するク
ロック速度の変更）、及びプログラム（例えば、無効処
理ステップを挿入する等）に依存するところが多く、実
現が難しい。

（２）において、タイマ割込みの周期を変えることは実
時間処理との関連があり変更は困難である。

従って、（３）で示した性能調節パルス■の周期を変え
て、且つ該情報処理装置の性能に影啓を与えないように
するのが現実的であるこに着目して、性能調節レジスタ
とデグレードカウンタの他にマスクレジスタを設け、該
マスクレジスタの特定位置を°１゛にすることにより、
該性能調節レジスタとデグレードカウンタの値とを比較
する際の該比較対象のビット数を変更することができる
ようにすると共に、該性能調節レジスタに設定する値を
変更して、当該情報処理装置の性能（命令実行。

停止期間の比率）をマスクレジスタを使用する前と同じ
ようにする。

即ち、命令実行期間と、命令停止期間との比率が一定に
なるように、マスクレジスタの特定ビットを“ｌ゛にす
るとき、性能調節レジスタに設定する値をも変更する。

このようにして、処理速度調節用の制御パルス■の周期
のみを変更、例えば、短くすることにより、他の情報処
理装置のデータアクセス期間との競合を少なくすること
ができる。又、周期が短くなることにより、タイマ割込
みに対する抑止期間が短くなり、実時間処理に関連する
タイマ割込みに対する影響を少な（することができる効
果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

詳述の第１図が本発明の情報処理装置の性能調整制御方
式の原理構成図であり、第２図は本発明の一実施例を示
した図であり、（ａ）は動作タイムチャートの一例を示
し、（ｂ）はデータアクセスの例を示しており、第１図
におけるマスクレジスタ４と、該マスクレジスタ４に設
定されている　“１゛によって、比較器３での性能調節
レジスタ１とデグレードカウンタ２との比較対象ビット
をマスクする手段が本発明を実施するのに必要な手段で
ある。

以下、第１図〜第３図によって、本発明の情報処理装置
の性能調整制御方式を説明する。

第２図の（ａ）において、太線がデグレードカウンタ２
のカウント値を示し、二本線が本発明のマスクレジスタ
４を使用しない場合の性能調節レジスタに設定した性能
調節値（１）とすると、第３図の従来のデグレード制御
方式で説明したように、該デグレードカウンタ２のカウ
ント値が該性能調節値（１）より小さい期間が実行期間
となり、該デグレードカウンタ２のカウント値が該性能
調節値（１）より大きい期間が停止期間となり、且つ、
本実施例の場合も、該実行期間と停止期間とが１対ｌと
なっている。

この性能調整状態において、例えば、サービスプロセッ
サ（ＳＶＰ）等の外部装置からマスクレジスタ４の最上
位ビットを１゛として、該性能調節レジスタｌとデグレ
ードカウンタ２との比較対象ビットを１ビット減らすと
、該デグレードカウンタ２のカウント値（細線で示す）
は、図示されている如くにマスクレジスタ４を使用して
いない場合の半分の値となることが判る。

ここで、該性能調節レジスタ１に対する性能調節値（２
）もマスクレジスタ４を使用する前の性能調節値（１）
の半分になるように、上記サービスプロセッサ（ＳＶＰ
）から設定し直す（細線で示す）と、図示されている如
くに、性能調節パルス■の周期が半分となり、且つ実行
期間と停止期間の比率は、該マスクレジスタ４の未使用
時と略同じになっていることが判る。

このように性能調節パルス■の周期を短くすると、第２
図（ｂ）に示したように、他の情報処理装置のデータア
クセス期間と競合するケースが少なくなり、従来方式で
問題となったデータアクセス不可となる現象を少なくす
ることができる。

又、該周期を短くすることにより、シングルプロセッサ
システムにおいても、タイマ割込みが該停止期間に重な
るケースが少なくなり、実時間処理に対する影Ｃを少な
くすることができる。

尚、上記の実施例においては、命令の実行、停止という
基本概念で説明したが、例えば、パイプライン計算機に
おける該パイプラインの実行、停止の場合には、該パイ
プラインに命令を投入する時点で、パイプラインの実行
、停止を制御し、−度投入された命令は、該停止後にお
いても該パイプラインを通過して実行するように機能さ
せることで、該パイプライン計算機の性能を調節できる
。

又、上記の実施例においては、性能調節レジスタｌ、又
はデグレードカウンタ４に、データを設定する手段とし
て、サービスプロセッサ（ＳＶＰ）等の外部装置とした
例で説明したが、当該情報処理装置において、データア
クセスの衝突回数を計数したり、或いは、タイマ割込み
が抑止された回数を計数して、該計数値が特定の値にな
ったとき、自動的に、上記性能調節レジスタ１、マスク
レジスタ４の内容を設定し直したり、上記計数値によっ
て、該設定データの値を変更するようにしてもよいこと
はいう迄もないことである。

このように、本発明は、情報処理装置の命令実行期間と
、命令の実行停止期間を設定する性能調節パルスのパル
ス幅のパルス周期に対する比率を調整することで、該情
報処理装置の性能を調整する制御方式において、性能調
節レジスタとデグレードカウントとの大小関係により、
命令実行期間と命令停止期間とを決定する際の該比較対
象のピッＩ・数を１、マスクレジスタに設定するマスク
値によって調整するようにし、且つ、命令実行期間と命
令停止期間との比率が変化しないように性能調整値を再
変更するようにしたところに特ｆｈがある。

〔発明の効果〕

以上、詳細に説明したように、本発明の情報処理装置の
性能調整制御方式は、情報処理装置の命令実行期間と、
命令の実行停止期間を設定する性能調節パルスのパルス
幅のパルス周期に対スル比率を調整することで、該情報
処理装置の性能を調整する制御方式において、外部装置
等から特定の値が設定される性能調節レジスタと１常時
カウントアップを続けるデグレードカウンタと、該性能
調節レジスタとデグレードカウンタの内容の大小を比較
する比較器の他に、該比較対象のビット数を、該外部装
置等から変更する為のマスクレジスタとを設け、該マス
クレジスタに設定するマスクデータによって、上記性能
調節用の制御パルスの周期を設定し、該設定された周期
の間で、上記性能調節レジスタに設定された制御データ
と、上記デグレードカウンタの値とを比較し、その大小
関係によって情報処理装置の実行、停止を指示する性能
調節パルスを発生するようにしたものであるので、処理
速度調節用の性能調節パルスの周期のみを変更、例えば
、短くすることにより、他の情報処理装置のデータアク
セス期間との競合を少なくすることができる。又、該周
期が短くなることにより、タイマ割込みに対する抑止期
間が短くなり、実時間処理に関連するタイマ割込みに対
する影舌を少なくすることができる効果がある。

【図面の簡単な説明】

第１図が本発明の情ｔｌｉ処理装置の性能調整制御方式
の原理構成図。 第２図は本発明の一実施例を示した図。 第３図は従来のデグレード制御方式を説明する図である
。 図面において、 １は性能調節レジスタ、２はデグレードカウンタ。 ３は比較回路、　　　　　４はマスクレジスタ。 ■は性能調節パルス、又は処理速度調節用の制御パルス
、又は単に制御パルス。 実行は命令実行１υ１間、　停止は命令停止期間。 をそれぞれ示す。

Claims (2)

【特許請求の範囲】
1. （１）情報処理装置の命令の流れを停止、実行させるこ
   とで、該情報処理装置の処理速度を調節する性能調整制
   御方式であって、 該命令の流れを停止、実行させる周期を調節することを
   特徴とする情報処理装置の性能調整制御方式。
2. （２）情報処理装置の命令実行期間と、命令の実行停止
   期間を設定する性能調節パルス（［１］）のパルス幅と
   、パルス周期とを調整することで、該情報処理装置の性
   能を調整制御する方式であって、外部装置、又は内部機
   構から特定の値が設定される性能調節レジスタ（１）と
   、常時カウントアップを続けるデグレードカウンタ（２
   ）と、該性能調節レジスタ（１）とデグレードカウンタ
   （２）の内容の大小を比較する比較手段（３）の他に、
   該比較対象のビット数を、該外部装置、又は内部機構か
   ら変更する為のマスクレジスタ（４）とを設け、該マス
   クレジスタ（４）に設定するマスクデータによって、上
   記性能調節パルス（［１］）の周期を設定し、 該設定された周期の間で、上記性能調節レジスタ（１）
   に設定された制御データと、上記デグレードカウンタ（
   ２）の値とを比較し、その大小関係によって情報処理装
   置の実行、停止を指示する性能調節パルス（［１］）を
   発生することを特徴とする情報処理装置の性能調整制御
   方式。