JPH01311865A - トランスの磁束リセット回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 目　　　　次 概　　　要　　・　・　・　・　・　・　・　・　・　
・　・　・　　２頁産業上の利用分野　・・・・・・・
・　３頁従来の技術　・・・・・・・・・・・　４頁発
明が解決しようとする課題　・・・　９頁課題を解決す
るための手段　・・・・１０頁作　　　用　　・　・　
・　・　・　・　・　・　・　・　・　・　１１真実　
　施　　例　　・　・　・　・　・　・　・　・　・　
・　・　１２頁発明の効果　・・・・・・・・・・・２
１頁概要 電源コンバータのトランスの磁束リセット回路に関し、 トランスの磁束リセット時におけるスイッチング素子等
への逆方向印加電圧を抑えて電源コンバータの入力電圧
制御範囲を拡大することを目的とし、 トランスの一次巻線側に入力電圧が印加され、その二次
巻線側の出力電圧の変動に応じ一次巻線に印加される入
力電圧のパルス幅をスイッチング素子により制御して一
定の出力電圧を得る電源コンバータでの、トランスの磁
束をリセット巻線によりリセットするトランスの磁束リ
セット回路において、入力電圧に逆比例した電圧を発生
する逆比例電圧発生手段を設け、トランスの磁束リセッ
ト時に逆比例電圧発生手段による電圧をリセット巻線に
印加するように構成する。

産業上の利用分野 本発明は電源コンバータのトランスの磁束リセット回路
に関する。

最近の電子機器は、軽薄短小、省エネなどの時代の要求
に合わせて開発されてきており、その中で、電源装置も
小型軽量、高効率化されてきている。また、直流電源を
使用することの多い通信装置等でのＤＣ／ＤＣコンバー
タ等は必要不可欠の電源となっている。また、各種電子
機器に電源コンバータを設けるときは、その電源コンバ
ータで取り込む人力電源の電圧変動ｌ／ベルに応じて各
電子機器毎に電源コンバータを設定している。

電源コンバータは、一般に、トランスを用いて入力側と
出力側を絶縁して、且つスイッチング素子によりトラン
スの入力側の巻線にパルス状の電圧を印加し、これによ
る出力側の巻線より出力された電圧を平滑化して、一定
の出力を得るようにしている。このような動作では、ト
ランス内に磁束を発生させるための励磁電流による励磁
エネルギが、トランス内に蓄積される。よって、例えば
一方式電源コンバータの場合、スイッチング素子のオフ
期間内にトランス内の磁束を完全にリセットする磁束リ
セット回路が設けられている。

このような中で、幅広い入力電圧レベルに対応できる汎
用性の有る電源コンバータが要望されている。

従来の技術 第８図は従来のトランスの磁束リセット回路を適用シた
ＤＣ／ＤＣコンバータの回路図を示している。

一次巻線Ｎ１、二次巻線Ｎ２及びリセット巻線Ｎ１１　
によりトランスＴ６が構成されており、■、。

１は入力電圧、ＴＲＩはスイッチング・トランジスタ、
Ｌｌはフィル、Ｃ１はコンデンサ、Ｄｌ、Ｄ２、Ｄ９は
ダイオード、Ｒ５は負荷抵抗である。

スイッチング・トランジスタＴＲ１のベースには、負荷
抵抗Ｒ１４の両端で検出された出力電圧の大小に応じて
デニーティ比が変化するパルスが送出されている（回路
は図示せず）。これにより、スイッチング・トランジス
タＴＲＩのオン・オフが制御されることにより、出力電
圧が一定に保たれる。

また本従来例は、スイッチング・トランジスタＴＲ１が
オンのとき出力側に電力を送るフォワード方式コンバー
タである。

尚、各巻線の両端に図示されている＋−は、スイッチン
グ・トランジスタＴＲＩがオンのときに発生する電圧の
極性を示している。

スイッチング・トランジスタＴＲＩがオンのとき、入力
電圧Ｖ、。、により一次巻線Ｎ１に電流が流れる。一次
巻線Ｎ１の両端には入力電圧Ｖ、。。

にほぼ等しい電圧が印加されるため、二次巻線Ｎ２に発
生する電圧Ｖ、Ｉ２は、 ＶＮ２　＝　Ｖｐａｗ　’　ｎ２／　ｎ　＋（ｎ、　ニ
ー次巻線Ｎ１の巻回数、ｎ、−二次巻線Ｎ２の巻回数）
となる。

このときの二次巻線Ｎ２の電圧ＶＷ２により、整流用の
ダイオードＤ１がオンして、チョークコイルＬ　１及び
コンデンサＣ１へ電流ｌが流れ、コンデンサＣ１が充電
される。

スイッチング・トランジスタＴＲ］がオンからオフへ切
り換わると、トランスＴ６の励磁エネルギによって逆起
電力が発生し、各巻線の電圧の極性は、それぞれ反転し
て、ダイオードＤ１はオフとなり、トランスＴ６の一次
巻線Ｎ１側から二次巻線Ｎ２側への電力の伝達は無くな
る。このとき、ダイオードＤ２はオンとなり、コイルＬ
１に蓄えられたエネルギはコンデンサＣ１側へ送出され
る。

このような動作を繰り返すことにより、負荷抵抗ＲＬ　
への出力電圧が平滑化されて、負荷抵抗Ｒ、に直流電力
が供給される。

第９図は従来のトランスの出力波形図を示しており、ト
ランスＴ６の二次巻線Ｎ２からの出力電圧波形である。

Ｔは周期で、点線は入力電圧Ｖ、。

、が最大時の波形、実線は最小時の波形である。

これらの出力電圧が正の値のときは、スイッチング・ト
ランジスタＴＲＩがオンの状態である。入力電圧Ｖ　ｐ
　ｏｗが最大時のときは、電力を負荷抵抗ＲＬ側へ送出
する時間が短＜（ｔｌ）、入力電圧Ｖ、。Ｗが最小時は
、その時間が長くなっている（ｔ２）。このように、ト
ランスＴ６から負荷抵抗ＲＬ側への電力送出時間が制御
されて、負荷抵抗ＲＬ　で一定の出力電圧を得ている。

例えば、トランスの一次巻線Ｎ１とリセット巻線Ｎ、の
巻数比が１＝１のとき、二次巻線Ｎ２に発生する電圧Ｖ
に２は、スイッチング・トランジスタＴＲＩのオン時と
オフ時で同一値となる。このような場合、トランスＴ６
のリセット時間は、スイッチング・トランジスタＴＲＩ
のオン時間と同一となる。

また、スイッチング・トランジスタＴＲＩがオン時に、
リセット巻線Ｎｌｌ　に発生する電圧は、一次巻線Ｎ１
の電圧に比例するように設定されている。スイッチング
・トランジスタＴＲＩがオンからオフへ切り換わったと
き、リセット巻線Ｎｕ　の電圧電圧の極性が反転するこ
とにより、ダイオードＤ９がオンとなり、トランスＴ６
に蓄積された励磁エネルギが入力電源Ｖ　ｐ　Ｏｗ側へ
戻される。

スイッチング・トランジスタＴＲＩがオフのときのコレ
クタ・エミッタ間電圧ＶＣＥは、Ｖ　ＣＥ＝　Ｖｐｏｗ
＋　Ｖｐｏｗ　・ｎ＋／　ｎ。

（ｎ、：リセット巻線Ｎ、の巻回数） となる。

第１０図は従来のスイッチング・トランジスタのＶＣ！
波形図を示しており、第９図において入力電圧Ｖ、。１
が最大時の出力波形に対応した波形である。スイッチン
グ・トランジスタＴＲＩがオンからオフへ切り換わった
とき（１＋　期間後）、このｖｃｇは、入力電圧Ｖ、。

、に、リセット巻線ＮＲのリセット電圧に比例した電圧
が重畳された値となる。そしてトランスＴ６内の磁束が
リセットされ、リセット電圧が無くなると、ＶＣＨの値
は入力電圧ｐａｗ　にほぼ等しくなる。

発明が解決しようとする課題 しかし、上述したような従来のトランスの磁束リセット
回路では、磁束リセット時のリセット電圧が入力電圧に
比例するため、入力電圧が高くなった時、リセット電圧
も高（なる。これにより、スイッチング・トランジスタ
がオフのときのＶＣ！！電圧が高くなり、スイッチング
・トランジスタの耐圧を非常に高く設定しなければなら
ないという問題があった。このとき、整流用のダイオー
ドに対しても入力電圧に比例した逆方向電圧が印加され
るため、高耐圧の整流用ダイオードが必要である。

また、低入力電圧時は、出力電圧を一定に保つために、
スイッチング・トランジスタのオン時間が長くなり、磁
束リセット時間も長くなる。これにより、完全な磁束リ
セットが行える最小入力電圧に制限があり、入力電圧制
御範囲が狭くなるという問題があった。

このような中で、リセット電圧を一定電圧でクランプし
て、入力電圧が低い時でもクランプされた一定のリセッ
ト電圧で磁束をリセットして、入力電圧制御範囲を広げ
ることはできるが、スイッチング・トランジスタのＶｃ
ゆを低くすることはできない。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、トランスの磁束リセット時にふ
けるスイッチング素子等への逆方向印加電圧を抑えて電
源コンバータの入力電圧制御範囲を拡大できるトランス
の磁束リセット回路を提供することである。

課題を解決するための手段 第１図は本発明の原理図である。

トランスＴ１の一次巻線側に入力電圧が印加され、その
二次巻線側の出力電圧の変動に応じ一次巻線に印加され
る入力電圧のパルス幅をスイッチング素子１０により制
御して一定の出力電圧を得る電源コンバータでの、トラ
ンスＴ１の磁束をリセット巻線ＮＩｌによりリセットす
るトランスの磁束リセット回路において、入力電圧に逆
比例した電圧を発生する逆比例電圧発生手段１１を設け
る。

そして、トランスＴ１の磁束リセット時に逆比例電圧発
生手段１１による電圧をリセット巻線Ｎ、に印加する。

作　　　用 本発明によれば、スイッチング素子１０がオフ状態、即
ちトランスの磁束リセット時、リセット巻線Ｎ、に発生
ずる電圧は、逆比例電圧発生手段１１による電圧でクラ
ンプされるため、入力電圧が上昇すると、リセット巻、
線Ｎ、の電圧は下降し、入力電圧が下降すると、リセッ
ト巻線Ｎ、の電圧は」−昇する。これにより、スイッチ
ング素子１０への逆方向印加電圧が低圧レベルで一定に
保持される。

また、入力電圧が低くなると、リセット巻線Ｎ、の電圧
は高くなるため、低入力電圧時でも、スイッチング素子
のオフ期間内で完全な磁束リセットが行える。

実　　施　　例 以下本発明を図面に示す実施例に基づいて詳細に説明す
る。

第２図は本発明によるトランスの磁束リセット回路を適
用したＤＣ／ＤＣコンバータの第１実施例回路図である
。第８図の従来例と同一構成部分については、同一符号
を用いて説明する。

トランスＴ２は一次巻線Ｎ　１　、二次巻線Ｎ２、リセ
ット巻線Ｎ、及び入力電圧検出巻線Ｎ３により構成され
ている。Ｖ　ｐ、）ｙ　は入力電圧、ＴＲＩはスイッチ
ング・トランジスタ、Ｄ１〜Ｄ４はダイオード、Ｃ１、
Ｃ２はコンデンサ、Ｌｌはコイル、ＲＬ　は負荷抵抗、
Ｒ１、Ｒ２は抵抗、ＶＲは基準ｉ圧、ＯＰＩはコンパレ
ータ、２０はパルス幅制御回路である。

トランスＴ２の各巻線の両端に図示されている十−は、
スイッチング・トランジスタＴＲＩがオンのときに発生
する電圧の極性を示している。

スイッチング・トランジスタＴＲＩのオン・オフにより
トランスの二次巻線Ｎ２に発生ずる電圧の極性を交互に
反転させ、そして整流用のダイオードＤ１を介して得ら
れた出力が、コイルＬ１とコンデンサＣ１により平溝化
される。ダイオードＤ２は、ダイオードＤ１がオフのと
きにオンとなり、コイルＬ１に蓄積されたエネルギーを
コンデンサＣ１側へ送出している。このように、本回路
はスイッチング・トランジスタＴＲＩがオンのときに、
負荷抵抗Ｒ１，側へ電力を送出するフォワード方式コン
バータである。

また、抵抗Ｒ１、Ｒ２により分圧された出力電圧と基準
電圧Ｖ、をコンパレータＯＰＩで比較し、その比較結果
をパルス幅制御回路２０へ送出する。

パルス幅制御回路２０は、コンパレータＯＰ１の比較結
果に応じてスイッチング・トランジスタＴＲ１のオン・
オフ時間を制御して一定の出力電圧を得るようにしてい
る。

入力電圧検出巻線Ｎ３、リセット巻線Ｎｕ　、ダイオー
ドＤ３、Ｄ４、及びコンデンサＣ２により磁束リセット
回路が構成されている。

第３図はトランスの出力波形図、第４図はスイッチング
・トランジスタのＶＣ！波形図を示しており、これらの
波形図を参照しながらトランスの磁束リセット時の回路
動作を説明する。

スイッチング・トランジスタＴＲＩがオンのどき、入力
電圧Ｖ、。１により一次巻線Ｎ１に電流が流れ、その一
次巻線Ｎ１の電圧Ｖ　Ｎ　ｌは、入力電圧Ｖ、。、にほ
ぼ等しい。このとき、トランスＴ２の各巻線には図示し
たような方向に電圧が発生ずる。

入力電圧検出巻線Ｎ３の電圧Ｖ０は、入力電圧Ｖｐａｗ
　に比例して発生するように設定し、且つ出力電圧Ｖ。

よりも低い値に設定する。入力電圧検出巻線Ｎ３の電圧
ＶＮ３により、ダイオードＤ４がオンとなり、コンデン
サＣ２が充電される（ＶＭ３＞。

スイッチング・トランジスタＴＲＩがオンからオフにな
ると、トランスＴ２の励磁エネルギによって逆起電力が
発生し、各巻線の両端電圧の極性は反転し、ダイオード
Ｄ４がオフ、ダイオードＤ３がオンとなると共に、リセ
ット巻線ＮＲのリセット電圧Ｖ、は、 Ｖｌ　＝Ｖｏ　　　ＶＩＩ３ でクランプされることになる。これにより、入力電圧Ｖ
、ｏ、が上昇するほど、リセット巻線Ｎｌのリセット電
圧ＶＲは下降することになる。第３図の波形図に示すよ
うに、入力電圧ＶＰＯＩＩが最大時（破線波形）におい
て、二次巻線Ｎ２から負荷側へ電力を送出しているとき
（１＋　期間）、二次巻線Ｎ２から発生する電圧ＶＸ２
は、入力電圧ＶＰＯＩｆに比例して高い電圧となってい
る。磁束リセット時は、リセット電圧Ｖ！に基づ＜　Ｖ
ｌ２が発生するため、このＶｌ２の値は、入力電圧Ｖ、
、、に逆比例して、非常に低い電圧となっている。入力
電圧Ｖｐａｗが最小時〈実線波形）において、磁束リセ
ット時に二次巻線Ｎ２から発生する電圧ＶＮ２は、入力
電圧Ｖｐｏｗ　に逆比例して、非常に高い電圧となって
いるため、スイッチング・トランジスタＴＲ１のオフ期
間内に磁束リセットを完全に行うことができる。尚、ｔ
２　は二次巻線Ｎ２から負荷側へ電力を送出している期
間である。

ここで、整流用のダイオードＤ１に印加される逆方向電
圧ＶＤＩは、 Ｖｎ＋　＝　Ｖ鼠・ｎａ　／　ｎａ となり、■鼠に応じてＶＩｌｌｌが定まるため、ダイオ
ードＤ１の耐圧を低く設定できる。

さらに、スイッチング・トランジスタＴＲＩのｖＣＥは
１ ＶＣ！＝ＶＰＯ１ｌ　＋Ｖｌ　　・Ｔｉｔ　／　ｎｕと
なる。またＶｌ　は入力電圧Ｖ、。、に逆比例する電圧
であるため、このＶｃｏを第４図に示すように一定に保
つことができる。

例えば、第８図の従来回路での入力電圧制御範囲が２８
Ｖ〜７０Ｖのとき、本実施例では１８゜７Ｖ〜７０Ｖま
で制御できる。また、第１０図の従来のＶＣｔ波形図で
、ＶＣＥの最大値が１４０Ｖのとき、本実施例のＶＣＥ
では約８８Ｖの一定電圧にすることができる。

第５図は本発明によるトランスの磁束リセット回路を用
いたＤＣ／ＤＣＣ／式−タの第２実施例回路図を示して
おり、第２図の実施例に対して磁束リセット回路部のみ
が異なっている。他の構成部分については、第２図の実
施例と同じであるため、その説明を省略する。また、ス
イッチング・トランジスタＴＲＩのオン・オフを制御し
ている各回路構成についても第２図と同様であるため、
その・回路は図示していない。

本実施例では、リセット巻線Ｎｉのリセット電圧ＶＲの
設定にツェナーダイオードＤＺＩを利用している。

スイッチング・トランジスタＴＲＩがオンのとき、入力
電圧検出巻線Ｎ３から発生する電圧により、ダイオード
Ｄ５がオンとなり、コンデンサＣ３を充電する（Ｖｌ３
）。そして、スイッチング・トランジスタＴＲＩがオン
からオフへ切り換わると、トランスＴ３の各巻線の両端
電圧の極性が反転し、ダイオードＤ５オフ、ダイオード
Ｄ６、ツェナーダイオードＤｚ＋オンとなり、リセット
巻線ＮＲのリセット電圧Ｖｉ　は、 Ｖｍ　＝Ｖｚｎ　　Ｖｘ＊　　（Ｖｚｎ　：ツェナー電
圧）でクランプされることになる。これは、ツェナーダ
イオードＤ２□のツェナー電圧ＶＺＤから、入力電圧ｖ
ｐｏｖ　に比例した入力電圧検出巻線の電圧ｖ１を差し
引いた値であり、Ｖ８　は入力電圧ｖｐｏｗ　に逆比例
することになる。

第６図は本発明によるトランスの磁束リセット回路を適
用したＤＣ／ＤＣＣ／式−タの第３実施例回路図を示し
ており、第２図の実施例に対してトランスの磁束リセッ
ト回路が異なっている。その他の構成部分については同
じであるため、その説明は省略する。

また、スイッチング・トランジスタＴＲＩのオン・オフ
を制御する回路も第２図と同一であるため、図示してい
ない。

本実施例では、第２図の実施例で用いた入力電圧検出巻
線Ｎ３は使用せず、入力電圧Ｖ、。６をそのままリセッ
ト電圧Ｖｔの設定に使用する磁束リセット回、路である
。リセット巻線Ｎｌ　は一次巻線Ｎｌ側に設けられてお
り、リセット巻線Ｎ、の片端と入力電圧ＶＰＯＷのマイ
ナス側の間に、ダイオードＤ７とツェナーダイオードＤ
Ｚ２を直列に接続する。

スイッチング・トランジスタＴＲＩがオンのとき、トラ
ンスＴ４の各巻線に発生する電圧の極性は、図示のよう
になる。そして、スイッチング・トランジスタＴＲＩが
オンからオフへ切り換わると、各巻線の両端電圧の極性
は反転し、ダイオードＤ７に対して順方向に電圧が印加
され、ダイオードＤ７及びツェナーダイオードＤ！２が
オンとなる。これと同時に、リセット巻線Ｎ、のりセン
ト電圧Ｖ□　は、 Ｖ　＊　−Ｖ　ｚ。　Ｖｐｏｗ　　（ＶＺＤ　：ツェナ
ー電圧）でクランプされることになり、ｖＲの値は入力
電圧Ｖ、。０に対して逆比例することになる。

スイッチング・トランジスタＴＲＩがオフのときのＶＣ
Ｅは、 Ｖｃｅ　＝　Ｖｐｏｗ　＋ｖ＋＋　　−ｎ　ｌ／　ｎｕ
となる。

第７図は本発明によるトランスの磁束リセット回路を適
用したＤＣ／ＤＣＣ／式−タの第４実施例回路図であり
、第２図の実施例と相違する点は、トランスの磁束リセ
ット回路である。その他の構成部分については第２図と
同じであるため、その説明は省略する。尚、スイッチン
グ・トランジスタＴＲ１のオン・オフを制御する回路も
、第２図と同一であるため、その回路は図示していない
。

トランスＴ５の磁束リセット回路は、ＤＣ／ＤＣコンバ
ータ２１、ダイオードＤ８、コンデンサ０４及びリセッ
ト巻線Ｎ、により構成されている。

ＤＣ／ＤＣコンバータ２１は、入力電圧Ｖ、。、を取り
込んで、その入力電圧Ｖ、。、に逆比例した電圧Ｅ。を
出力するようになっており、出力側をリセット巻線Ｎ、
の両端に接続している。コンデンサＣ９も、ＤＣ／ＤＣ
コンバータ２１の出力側に接続されており、出力電圧Ｅ
ｏ　を蓄積している。

スイッチング・トランジスタＴＲＩがオンのとき、トラ
ンスＴ５の各巻線に発生する電圧の極性は図示のように
なり、ダイオードＤ８はオフとなり、またＤＣ／ＤＣコ
ンバータ２１からの出力電圧Ｅ０　により、コンデンサ
Ｃ４が充電される。

スイッチング・トランジスタＴＲＩがオンからオフへ切
り換わると、トランスＴ５の各巻線の電圧の極性は反転
して、ダイオードＤ８がオンとなり、リセット巻線ＮＲ
のリセット電圧Ｖ、は、Ｖ、−Ｅ。

でクランプされる。

このときのスイッチング・トランジスタＴＲＩのＶＣＥ
は、 ＶＣＥ二Ｖｐｏｗ　＋　ＶＲ・ｎ＋　／　ｎ＊となる。

発明の効果 本発明のトランスの磁束リセット回路は、以上詳述した
ように構成したので、スイッチング・トランジスタがオ
フのときのＶＣＥが一定に保持され、ＡＣ２００Ｖ人力
等においても低耐圧のスイッチング・トランジスタが使
用できる。また、入力電圧が低い時でも完全な磁束リセ
ット動作が行えるので、入力電圧制御範囲が拡大されて
、電源コンバータの汎用性が拡大されるという効果を奏
する。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明によるトランスの磁束リセット回路を適
用したＤＣ／ＤＣＣ／式−タの第１実施例回路図、 第３図はトランスの出力波形図、 第４図はスイッチング・トランジスタのＶＣＦ波形図、 第５図は本発明によるトランスの磁束リセット回路を適
用したＤＣ／ＤＣＣ／式−タの第２実施例回路図、 第６図は本発明によるトランスの磁束リセット回路を適
用したＤＣ／ＤＣＣ／式−タの第３実施例回路図、 第７図は本発明によるトランスの磁束リセット回路を適
用したＤＣ／ＤＣＣ／式−タの第４実施例回路図、 第８図は従来のトランスの磁束リセット回路を適用した
ＤＣ／ＤＣコンバータの回路図、第９図は従来のトラン
スの出力波形図、第１０図は従来のスイッチング・トラ
ンジスタのＶＣＥ波形図を示している。 １０・・・スイッチング素子、 １１・・・逆比例電圧発生手段、 ２０・・・パルス幅制御回路、 ２１・・・ＤＣ／ＤＣコンバータ、 Ｔ１〜Ｔ６・・・トランス、ＮＲ・・・リセット巻線、
Ｎ１・・・一次巻線、　　　Ｎ２・・・二次巻線、Ｎ３
・・・入力電圧検出巻線、 ＲＬ・・・負荷抵抗、　　　Ｒ１、Ｒ２・・・抵抗、Ｏ
ＰＩ・・・コンパレータ、 ＴＲＩ・・・スイッチング・トランジスタ、Ｄ１〜Ｄ９
・・・ダイオード、 １）ｚ＋、Ｄ　Ｚ　２・・・ツェナーダイオード、Ｃ１
〜Ｃ４・・・コンデンサ、　　Ｌｌ・・・コイル、■、
。１・・・入力電圧、　■、・・・基準電圧。 ＮＲ：　リイ＝７トもナネ（ 重塔−シ月　０１、理　図 第１図 トランスの枢カラ庚千図 第３図 スギ１干ンヂ・トランシ′スタｆ）　ＶＣＥ　＞皮形凹
第４図 本把明にＪろ潴２亥宏邑伊」回降図 第５図 彩を来θトランスの矛焔木り７セ、１ト回駐トを羽１用
したＤＣ／ＤＣコンハ゛−夕０回ｙ子区 第８図 イ尻米のトランスｆ）寅カシ皮形区 第９図 イ更来のスイフ干ンク゛・トランシ′ヌタのＶＣＥシ皮
形図第１θ図

Claims (1)

1. 【特許請求の範囲】 トランス（Ｔ１）の一次巻線側に入力電圧が印加され、
   その二次巻線側の出力電圧の変動に応じ一次巻線に印加
   される入力電圧のパルス幅をスイッチング素子（１０）
   により制御して一定の出力電圧を得る電源コンバータで
   の、トランス（Ｔ１）の磁束をリセット巻線（Ｎ＿Ｒ）
   によりリセットするトランスの磁束リセット回路におい
   て、 入力電圧に逆比例した電圧を発生する逆比例電圧発生手
   段（１１）を設け、 トランス（Ｔ１）の磁束リセット時に逆比例電圧発生手
   段（１１）による電圧をリセット巻線（Ｎ＿Ｒ）に印加
   することを特徴とするトランスの磁束リセット回路。