JPH01309342A - 回路基板におけるバンプ形成方法 - Google Patents

回路基板におけるバンプ形成方法

Info

Publication number
JPH01309342A
JPH01309342A JP13949388A JP13949388A JPH01309342A JP H01309342 A JPH01309342 A JP H01309342A JP 13949388 A JP13949388 A JP 13949388A JP 13949388 A JP13949388 A JP 13949388A JP H01309342 A JPH01309342 A JP H01309342A
Authority
JP
Japan
Prior art keywords
photoresist
pattern
electrode pattern
circuit board
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13949388A
Other languages
English (en)
Inventor
Yoshihiro Yoshida
芳博 吉田
Takeshi Kozuka
小塚 武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP13949388A priority Critical patent/JPH01309342A/ja
Publication of JPH01309342A publication Critical patent/JPH01309342A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体チップを裏返しにして回路基板に形成
された接続端子にボンディングを行う、いわゆるフェー
スダウン実装法におけるバンブ形成方法に関するもので
ある。
〔従来技術〕
従来、回路基板上の電極にフリップチップと呼ばれる半
導体チップを接合するフェースダウン実装法において、
回路基板上にバンプを形成するには、回路基板に厚膜ガ
ラスペースト膜を設け、この上にフォトレジストを塗布
し、更にマスクを用いて露光、現像してフォトレジスト
上のバンプ形成位置に開口部を設け、その後厚膜ガラス
ペースト膜をエツチングを行って形成した開口部にノ\
ンプを形成している(特開昭59−111338号公報
)。このような方法により回路基板上にバンプを形成す
る場合、回路基板の電極パターンとフォトレジストに開
口を形成するために用いるマスクのパターンとの位置合
わせを正確に合致させないと、第7図に示されるように
、回路基板12の電極パターン11に対してバンプ17
の位置がずれることになる。
したがって、従来のハンプ形成において、回路基板の電
極パターンに対するマスクのパターンの位置合わせが厄
介であり、その位置合わせの作業を精度よく行う必要が
ある。
〔発明が解決しようとする課題〕
本発明は、半導体チップを回路基板にフェースダウンに
より取り付けるに必要なバンプの形成に際して、正確な
位置決め手段を必要とすることなく、バンプを回路基板
の電極パターン上に正確に配置することができる新規な
バンプ形成方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明は、前記目的を達成するため、電極パターンを形
成した透明基板上にフォトレジストを塗布し、該透明基
板のフォトレジスト上に配置する補助マスクのパターン
と前記電極パターンとを介して上下方向から露光を行い
、しがる後、現像することによりフォトレジストに開口
部を形成し、該開口部に電解メッキによりバンプを形成
し、透明基板上のフォトレジストを除去してなることを
特徴とするものである。
〔作 用〕 本発明のバンプ形成方法によって回路基板上に得られた
バンプは回路基板である透明基板の電極パターン上に簡
易且つ正確に設けられる作用をもたらすものである。
〔実施例〕
以下、本発明の実施例を図面により説明する。
本発明において、電極パターン1を形成した回路基板2
としては、透明な回路基板であることが重要であり、実
施例ではガラス基板2が用いられている。
本発明の実施例における各工程を図面により順次説明す
ると、先ず、この電極パターン1を形成したガラス基板
2上に、フォトレジスト3を塗布し乾燥する(第1図)
。この実施例のフォトレジスト3はネガ型を用いている
次に、ガラス基板2の電極パターン1上にバンプを形成
するため、バンプが形成されるフォトレジストの位置に
開口部を得るべく、第2図に示されるようなパターン4
aを設けた補助マスク4が用意される。この補助マスク
4はそのパターン4aの一部を電極パターン1と重なる
ように、フォトレジスト3の上面に配置される。この状
態において、ガラス基板2の上方及び下方に配置した光
源5a、5bにより紫外線を照射露光する(第3図)。
この光源5 a 、 5 bの紫外線の照射露光により
、上方光源5aはパターン4aに相当する以外のフォト
レジストの部分3aを露光し、下方光源5bは電極パタ
ーン1以外のフォトレジストの部分3bを露光し、パタ
ーン4aと電極パターン1の重なり合ったフォトレジス
ト部分3cが露光されない状態を維持する(第3図)。
露光後、ガラス基板2を現像することにより、フォトレ
ジスト3の露光部分3a、3bはネガ型のフォトレジス
トであるため、不溶性となって残り、不露光部分3cは
現像液によって溶解される。
この結果、不露光部分3cに対応する位置には、第4図
に示されるように開口部6が得られる。
更に、フォトレジスト3に形成された開口部6の部分に
位置する電極パターン1に対して、所定の厚さの電解メ
ッキを施し、この電解メッキ層によるハンプ7が形成さ
れる(第5図)。
しかる後、ガラス基板2上に残されているフォトレジス
ト3a、3bを除去することにより、第6図に示される
ように、バンプ7がガラス基板2の電極パターン1上に
正確に位置ぎめされて形成される。
以上のように、本発明において、透明基板を用い、フォ
トレジストの下側に位置する電極パターンとフォトレジ
スト上面に配置する補助マスクのパターンを利用し、そ
の上下から露光することによって、透明基板の電極パタ
ーンの所定位置に正しくバンプを形成することができる
ガラス基板2の上方及び下方からの光源の照射は同時で
あってもよく、またいずれか一方の側から順次に行って
もよい。
〔効 果〕
本発明により、透明基板の電極パターン自体も補助マス
クのパターンと共に利用することにより、従来の如く電
極パターンに対するマスクのパターンの位置決め精度を
あげるための手段を必要とせず、電極パターン上に簡易
に正確且つ精度よくバンプを形成しうる効果を有し、ハ
ンプの寸法はフォトレジストの開口部により規制され、
不必要な部分にバンプが形成されることがない利点を有
する。
【図面の簡単な説明】
第1図〜第6図は本発明のバンプ形成方法の工程を示す
説明図であり、 第1図は透明基板にフォトレジストを塗布した側面図、 第2図は補助マスクの平面図、 第3図は第1図に補助マスクを配置し上下光源より露光
する側面図、 第4図は第3図の露光後、現像して開口部を形成した状
態を示す斜視図、 第5図は第4図に電解メッキを施しバンプを形成した側
面図、 第6図は第5図からレジストを除去した側面図、第7図
は従来技術により得られるバンプ位置を示す側面図であ
る。 ■・・・電極パターン、2・・・透明基板(ガラス基板
)、3・・・フォトレジスト、4・・・補助マスク、5
a、5b・・・光源、6・・・開口部、7・・・ハンプ
。 特許出願人     株式会社 リ コ −第4図 ノ 第5図

Claims (1)

    【特許請求の範囲】
  1.  電極パターンを形成した透明基板上にフォトレジスト
    を塗布し、該透明基板のフォトレジスト上に配置する補
    助マスクのパターンと前記電極パターンとを介して上下
    方向から露光を行い、しかる後、現像することによりフ
    ォトレジストに開口部を形成し、該開口部に電解メッキ
    によりバンプを形成し、透明基板上のフォトレジストを
    除去してなることを特徴とする回路基板におけるバンプ
    形成方法。
JP13949388A 1988-06-08 1988-06-08 回路基板におけるバンプ形成方法 Pending JPH01309342A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13949388A JPH01309342A (ja) 1988-06-08 1988-06-08 回路基板におけるバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13949388A JPH01309342A (ja) 1988-06-08 1988-06-08 回路基板におけるバンプ形成方法

Publications (1)

Publication Number Publication Date
JPH01309342A true JPH01309342A (ja) 1989-12-13

Family

ID=15246550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13949388A Pending JPH01309342A (ja) 1988-06-08 1988-06-08 回路基板におけるバンプ形成方法

Country Status (1)

Country Link
JP (1) JPH01309342A (ja)

Similar Documents

Publication Publication Date Title
JPH01309342A (ja) 回路基板におけるバンプ形成方法
US4581316A (en) Method of forming resist patterns in negative photoresist layer using false pattern
JPH0664337B2 (ja) 半導体集積回路用ホトマスク
JPH0544169B2 (ja)
JP2676572B2 (ja) フォトマスク
JPS6258139B2 (ja)
JPH04243244A (ja) 露光装置
KR100239435B1 (ko) 반도체 소자의 제조 방법
JPS58219738A (ja) 半導体装置の製造方法
KR0149189B1 (ko) 웨이퍼와 마스크의 자동정렬방법
JPH04267582A (ja) プリント配線板の製造方法
EP0504759A1 (en) Photoresist pattern-forming process suitable for integrated circuit production
JP2002072447A (ja) 半導体装置の製造方法
JPS59208835A (ja) 密着露光方法
JPS62265723A (ja) レジスト露光方法
JPS60231331A (ja) リフトオフ・パタ−ンの形成方法
JPS63104327A (ja) X線マスク、およびその製造方法
JPH02231705A (ja) 現像法
JPS6188525A (ja) 集積回路の製造方法
JPS5932893B2 (ja) 特殊基準マ−クを用いたマスクのアライメント方法
JPH01149435A (ja) 半導体装置の製造方法
JPH09330866A (ja) プロキシミティー露光方法及びプロキシミティー露光装置
JPH03180017A (ja) 半導体装置の製造方法
JPH0499016A (ja) 半導体装置の製造方法
JPH06186730A (ja) 電子ビーム露光によるフォトマスクの製造方法