JPH01309161A - データ転送方法 - Google Patents

データ転送方法

Info

Publication number
JPH01309161A
JPH01309161A JP63139979A JP13997988A JPH01309161A JP H01309161 A JPH01309161 A JP H01309161A JP 63139979 A JP63139979 A JP 63139979A JP 13997988 A JP13997988 A JP 13997988A JP H01309161 A JPH01309161 A JP H01309161A
Authority
JP
Japan
Prior art keywords
processor
data
bit
tag
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63139979A
Other languages
English (en)
Inventor
Akiyoshi Wakaya
若谷 彰良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63139979A priority Critical patent/JPH01309161A/ja
Publication of JPH01309161A publication Critical patent/JPH01309161A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マルチプロセッサシステムに対するデータ転
送方法に関する。
従来の技術 従来、マルチプロセッサシステムにおいて、プロセッサ
間のデータ転送を行う場合、データに転送先プロセッサ
番号などのタグを付加したパケットを用いた転送を行う
ことが多い。
例えば、2N個のプロセッサからなるハイパーキューブ
結合しているマルチプロセッサシステムの場合、各プロ
セッサは二値表現したプロセッサ番号の各要素を一つだ
け反転させたプロセッサ番号を持つN個のプロセッサと
結合している。また、データ転送用のパケットデータに
は、転送先プロセッサ番号がNビット付加されている。
従って、転送時には、パケットデータに付加されている
転送先プロセッサ番号を先頭ビットより調べ、自らのプ
ロセッサ番号と異なっているビットを検出すれば、その
ビットの反転したプロセッサ番号を持つプロセッサへ再
転送し、も、し全て一致すればそのデータを受は取ると
いう方法を用いることにより任意のプロセッサ間のデー
タ転送は完了する。
しかし、この方法の場合2っめ以降の中継ブロセッサは
、すでに一致しているプロセッサ番号も調べることにな
り最終的に転送先プロセッサに到達できるまでに、最大
(N* (N+1 ))/2回の一致検出動作が必要と
なる。
これを、プロセッサ数16 (=24)この場合につい
て調べる。プロセッサ(1011)からプロセッサ(0
100)に転送する場合、まずプロセッサ(1011)
は、転送先プロセッサ番号のOビット目を見て、Oビッ
ト目が自プロセッサ番号と一致していないのでプロセッ
サ(O○11)へ転送する。次に、プロセッサ(001
1)は、転送先プロセッサ番号のO11ビット目を見て
、1ビツト目が自プロセッサ番号と一致していないので
プロセッサ(0111)へ転送する。同様に、プロセッ
サ(0111)は、転送先プロセッサ番号のOll、2
ビツト目を見て、2ビツト目が自プロセッサ番号と一致
していないのでプロセッサ(0101)へ転送する。さ
らに、プロセッサ(0101)は、転送先プロセッサ番
号の0.1.2.3ビツト目を見て、3ビツト目が自プ
ロセッサ番号と一致していないのでプロセッサ(010
0)へ転送する。最後に、プロセッサ(0100)は、
転送先プロセッサ番号の0.1,2.3ビツト目を見て
、すべて一致しているのでそのデータを受理する。
つまり、一致判定動作は、合計10(=N*(N+1)
/2)回行っている。
この従来例に対するデータ形式を表すデータフォーマッ
ト図を第2図に示し、システム構成を第3図に示す。
発明が解決しようとする課題 従来のデータ転送方法では、不必要なプロセッサ番号一
致判定動作をすることにより転送完了までに時間がかか
る。
本発明では、かかる問題点に鑑み、無駄な一致判定動作
を省くデータ転送方法を提供することを目的としている
課題を解決するための手段 前記問題点を解決するために、本発明は、複数のプロセ
ッサからなるマルチプロセッサシステムに対し、データ
に転送先プロセッサ番号を付加したパケットデータを前
記プロセッサを中断することにより完了するデータ転送
において、次に中継される中断プロセッサへの転送の前
に、前記転送先プロセッサ番号と前記中継プロセッサの
プロセッサ番号との一致判定を行う先頭ビットを表すタ
グを、前記パケットデータに付加し、前記中断プロセッ
サにおいて前記タグにおいて指定されたビット以降に対
して一致判定をすることを特徴とするデータ転送方法を
解決手段とする。
作用 一致判定開始ビット表示タグを付加することにより、無
駄な一致判定動作を省き高速なデータ転送を実現する。
実施例 本発明は、前記従来の欠点に鑑み、一致判定開始ビット
表示タグをパケットデータに付加することにより、無駄
な一致判定処理をなくすものである。
これを、プロセッサ数16(=24)個のハイパーキュ
ーブ結合したマルチプロセッサシステムの場合について
調べる。プロセッサ(1011)からプロセッサ(01
00)に転送する場合、まずプロセッサ(1011)は
、転送先プロセッサ番号のOビット目を見て、Oビット
目が自プロセッサ番号と一致していないので一致判定開
始ビット表示タグを1ビツトにセットし、プロセッサ(
0011)へ転送する。次に、プロセッサ(0011)
は、一致判定開始ビット表示タグが1ビツトにセットさ
れているので、転送先プロセッサ番号の1ビツト目を見
て、1ビツト目が自プロセッサ番号と一致していないの
で一致判定開始ビット表示タグを2ビツトにセットし、
プロセッサ(0111)へ転送する。同様に、プロセッ
サ(0111)は、一致判定開始ビット表示タグが2ビ
ツトにセットされているので、転送先プロセッサ番号の
2ビツト目を見て、2ビツト目が自プロセッサ番号と一
致していないので一致判定開始ビット表示タグを3ビツ
トにセットし、プロセッサ(0101)へ転送する。さ
らに、ブロセッサ(0101)は、一致判定開始ビット
表示タグが3ビツトにセットされているので、転送先プ
ロセッサ番号の3ビツト目を見て、3ビツト目が自プロ
セッサ番号と一致していないので一致判定処理ビット表
示タグをOビットにセットし、プロセッサ(0100)
へ転送する。最後に、プロセッサ(0100)は、一致
判定開始ビット表示タグが0ビツトにセットされている
ので、そのままそのデータを受理する。
つまり、一致判定動作は、合計4 (=N)回行うだけ
ですむ。
この実施例に対するデータ形式を表すデータフォーマッ
ト図を第3図に示す。
発明の効果 このように、本実施例によると、一致判定開始ビット表
示タグをパケットデータに付加することにより、無駄な
一致判定処理をなくすことができる。
【図面の簡単な説明】
第1図は、本発明のデータ転送によるデータフォーマッ
ト図、第2図は、従来のデータ転送によるデータフォー
マット図、第3図は、16個のプロセッサからなるハイ
パーキューブ結合をしたマルチプロセッサシステムの構
成図である。 ■・・・・・・一致判定開始ビット表示タグ、2・・・
・・・転送先プロセッサ番号。

Claims (1)

    【特許請求の範囲】
  1. 複数のプロセッサからなるマルチプロセッサシステムに
    対し、データに転送先プロセッサ番号を付加したパケッ
    トデータを前記プロセッサを中継することにより完了す
    るデータ転送において、次に中継される中継プロセッサ
    への転送の前に、前記転送先プロセッサ番号と前記中継
    プロセッサのプロセッサ番号との一致判定を行う先頭ビ
    ットを表すタグを、前記パケットデータに付加し、前記
    中継プロセッサにおいて前記タグにおいて指定されたビ
    ット以降に対して一致判定をすることを特徴とするデー
    タ転送方法。
JP63139979A 1988-06-07 1988-06-07 データ転送方法 Pending JPH01309161A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63139979A JPH01309161A (ja) 1988-06-07 1988-06-07 データ転送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63139979A JPH01309161A (ja) 1988-06-07 1988-06-07 データ転送方法

Publications (1)

Publication Number Publication Date
JPH01309161A true JPH01309161A (ja) 1989-12-13

Family

ID=15258120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63139979A Pending JPH01309161A (ja) 1988-06-07 1988-06-07 データ転送方法

Country Status (1)

Country Link
JP (1) JPH01309161A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6571301B1 (en) 1998-08-26 2003-05-27 Fujitsu Limited Multi processor system and FIFO circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6571301B1 (en) 1998-08-26 2003-05-27 Fujitsu Limited Multi processor system and FIFO circuit

Similar Documents

Publication Publication Date Title
JPH0331027B2 (ja)
JPH01309161A (ja) データ転送方法
JPS62261250A (ja) 通信ネツトワ−クにおいてデ−タ及び非符号化情報の交換を可能にする機構
JP3058010B2 (ja) プロセッサ間通信方法及び装置
JPH0236457A (ja) データ転送方法
JPS62135038A (ja) スレ−ブプロセツサのデ−タ通信方式
JPH07262142A (ja) 並列処理制御方式
JPH07168775A (ja) データ転送方式
SU734661A1 (ru) Адаптер канал-канал
JPH05324545A (ja) バス制御装置
JPS6124739B2 (ja)
JPH0621925A (ja) 多重化伝送路通信制御方式
JP2747097B2 (ja) Lan間接続装置
JP2001142852A (ja) 高速並列計算用同期及び通信制御装置
JPH1188404A (ja) ゲートウェイ装置
JPH02219334A (ja) 排他制御処理方式
JPH03123242A (ja) 分散プロセッサ方式のパケット交換機
JPS63167938A (ja) 信号処理装置及び信号処理方法
JPH06350617A (ja) トークンバス方式ネットワーク
JPH06309281A (ja) プロセッサ間通信方式
JPS59132257A (ja) 共通バス情報転送方式
JPS62113258A (ja) バス制御装置
JPS59214359A (ja) バケツト交換方式
JPS5858671A (ja) 装置間母線制御方式
JPS6263360A (ja) モジュール間データ転送装置