JPS5858671A - 装置間母線制御方式 - Google Patents
装置間母線制御方式Info
- Publication number
- JPS5858671A JPS5858671A JP56157865A JP15786581A JPS5858671A JP S5858671 A JPS5858671 A JP S5858671A JP 56157865 A JP56157865 A JP 56157865A JP 15786581 A JP15786581 A JP 15786581A JP S5858671 A JPS5858671 A JP S5858671A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- inter
- address
- bus
- system management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は装置間母線に接続された複数の装置・でシステ
ムを構成する場合の郁制御方式に関するものである。
ムを構成する場合の郁制御方式に関するものである。
従来、単一の母線にそれぞれの一インタフェース装置を
介して複数の装置（プロセッサ）を接続し、該プロセッ
サ相互間で通信を行う複合プロセッサシステムを実現す
ると＼もに、前記母線に接続され”Ｃいる複数のプロセ
ッサの一つにシステム管理機能を具備させ、システム内
の装置を管理する方式がある。本方式は、システム管理
機能を通常の処理を行うプロセッサに割りあてると＼も
に、プロセッサ間通信を行う母線とシステム管理に関す
る情報の通信を０行う母線を共有するため、・・−ドウ
エアコストカ、低減化を図れる利点がある。しかしなが
ら、処理すべきち荷の増減あるいはプロセッサの障害等
によりシステム管理機能を他のプロセッサに割りあてた
場合、システム管理機能に関する情報の通信を行うため
には、プロセッサ切り替えを前記母線に接続されている
全ての装置に通知し、各装置でシステム管理機能を有す
るプロセッサのアドレスを常に゛、管理しなければなら
ないという欠点を有していた。
介して複数の装置（プロセッサ）を接続し、該プロセッ
サ相互間で通信を行う複合プロセッサシステムを実現す
ると＼もに、前記母線に接続され”Ｃいる複数のプロセ
ッサの一つにシステム管理機能を具備させ、システム内
の装置を管理する方式がある。本方式は、システム管理
機能を通常の処理を行うプロセッサに割りあてると＼も
に、プロセッサ間通信を行う母線とシステム管理に関す
る情報の通信を０行う母線を共有するため、・・−ドウ
エアコストカ、低減化を図れる利点がある。しかしなが
ら、処理すべきち荷の増減あるいはプロセッサの障害等
によりシステム管理機能を他のプロセッサに割りあてた
場合、システム管理機能に関する情報の通信を行うため
には、プロセッサ切り替えを前記母線に接続されている
全ての装置に通知し、各装置でシステム管理機能を有す
るプロセッサのアドレスを常に゛、管理しなければなら
ないという欠点を有していた。
本発明は上述の欠点を除去し、システム管理機能を有す
る装置が他のプロセッサに割りあてられた場合において
も、１システム管理に関する情報の送信時に送信アドレ
スを変更なしに行うことを可能としたもので、以下図面
について詳細に説明する。
る装置が他のプロセッサに割りあてられた場合において
も、１システム管理に関する情報の送信時に送信アドレ
スを変更なしに行うことを可能としたもので、以下図面
について詳細に説明する。
第１図は本発明で対象とするシステムの全体構成図であ
って、１はシステム内の各装置を接続する装置間母線、
２，３，４，５．６はプロセッサ、７．８．９はシステ
ム管理の対象とするプロセッサ以外の装置（例えば入出
力制御装置）である。
って、１はシステム内の各装置を接続する装置間母線、
２，３，４，５．６はプロセッサ、７．８．９はシステ
ム管理の対象とするプロセッサ以外の装置（例えば入出
力制御装置）である。
１０はシステム管理機能に関する情報が保存されている
ファイルで、プロセッサ２，３，４，５．６で共有され
ている。２］、 ３１ 、４１−、５１ 、６１ 、
’７１゜８１．９１は各装置と装置間母線１を接続する
装置間通信用インタフェースで−ある。なお、１ｏ１ハ
フロセッサ２，３で構成されるサブシステム、１０２は
プロセッサ４．．５．６で構成されるサブシステムヲ示
ス。今、プロセッサ２にシステムの管理機能が割りあて
られているとする。この場合、プロセラ゛す間通信はサ
ブシステム内の１０１および１０２内で行われるが、シ
ステ管理に関する情報の通信 。
ファイルで、プロセッサ２，３，４，５．６で共有され
ている。２］、 ３１ 、４１−、５１ 、６１ 、
’７１゜８１．９１は各装置と装置間母線１を接続する
装置間通信用インタフェースで−ある。なお、１ｏ１ハ
フロセッサ２，３で構成されるサブシステム、１０２は
プロセッサ４．．５．６で構成されるサブシステムヲ示
ス。今、プロセッサ２にシステムの管理機能が割りあて
られているとする。この場合、プロセラ゛す間通信はサ
ブシステム内の１０１および１０２内で行われるが、シ
ステ管理に関する情報の通信 。
はプロセッサ２を中心として、装置間母線１に接続され
ているすべての装置３．４’、５．６，７゜８．９を対
象として行われる。
ているすべての装置３．４’、５．６，７゜８．９を対
象として行われる。
さて、装置間母線１と各装置を接続するための装置間通
信用インタフェース２１ 、３１ 、４１ 、５１゜６
１、７１．８１．９１に対しては、システム内で一意に
定まり、かつプログラムで識別できる論理アドレスが割
り付けられ、プログラムにより該論理アドレスを送信先
アドレスとして指定し、各装置間通信用インタフェース
で該論理アドレスを絶対アドレスに変換した後、装置間
母線１を介してシステム内の通信が行われる。本発明は
、この装置間通信用インタフェースにシステムの管理機
能を有する装置の接続の有無を示すフラグを設け、シス
テムの管理に関する以外の情報の装置間の通信、および
システムの管理に関する情報でシステムの管理機能を有
する装置から各装置への通信は、論理アドレスを送信先
アドレスとして指定し、装置間通信用、インタフェース
で該論理ア「゛レスを絶対アドレスに変換した後装置間
母ａｌｔ７介して行い、システムの管理に関する情報で
各装置から７ステムの管理機能を有する装置への通信は
、送信アドレスしシステムの管理機能を有する装置への
通信であることを示すビットを設定して装置間母線１に
送出し、受信元装置間通信用インタフェースで前記ビッ
トを検出することにより、システム管理機能を他のプロ
セッサに割りあてた場合、装置間母線１に接続されてい
る各装置が該プロセッサの切り替えを認識することなく
、システム管理に関する情報の通信を可能とするもので
ある。
信用インタフェース２１ 、３１ 、４１ 、５１゜６
１、７１．８１．９１に対しては、システム内で一意に
定まり、かつプログラムで識別できる論理アドレスが割
り付けられ、プログラムにより該論理アドレスを送信先
アドレスとして指定し、各装置間通信用インタフェース
で該論理アドレスを絶対アドレスに変換した後、装置間
母線１を介してシステム内の通信が行われる。本発明は
、この装置間通信用インタフェースにシステムの管理機
能を有する装置の接続の有無を示すフラグを設け、シス
テムの管理に関する以外の情報の装置間の通信、および
システムの管理に関する情報でシステムの管理機能を有
する装置から各装置への通信は、論理アドレスを送信先
アドレスとして指定し、装置間通信用、インタフェース
で該論理ア「゛レスを絶対アドレスに変換した後装置間
母ａｌｔ７介して行い、システムの管理に関する情報で
各装置から７ステムの管理機能を有する装置への通信は
、送信アドレスしシステムの管理機能を有する装置への
通信であることを示すビットを設定して装置間母線１に
送出し、受信元装置間通信用インタフェースで前記ビッ
トを検出することにより、システム管理機能を他のプロ
セッサに割りあてた場合、装置間母線１に接続されてい
る各装置が該プロセッサの切り替えを認識することなく
、システム管理に関する情報の通信を可能とするもので
ある。
第２図に装置間通信用インタフェースの一実施例を示す
。第２図において、２０１はシステム管理機能を有する
装置の接続の有無を示すフラグＡ１、該装置間通信用イ
ンタフェースの割りあてられている絶対アドレスＢ１を
保持するレジスタである。
。第２図において、２０１はシステム管理機能を有する
装置の接続の有無を示すフラグＡ１、該装置間通信用イ
ンタフェースの割りあてられている絶対アドレスＢ１を
保持するレジスタである。
２０２は装置間通信において他装置からの送信情報を保
持するレジスタ、２０３は他装置への送信情報を保持す
るレジスタ、２０４は他装置から該装置を指定して情報
が送出された場合、送信された情報を保持するレジスタ
、２０５は該装置から他装置）情報を送出するときプロ
グラムにより設定する送信情報を保持するレジスタで、
Ａｉ（２≦ｉ≦５）はシステム管理機能を有する装置へ
の通信を示すビット、Ｂｊ（２≦ｊ≦３）は送信先絶対
アドレス、Ｃｉは送信゛元アドレス、Ｄｉは情報、Ｂｋ
（４≦に≦５）は送信先論理アドレスを示している。
持するレジスタ、２０３は他装置への送信情報を保持す
るレジスタ、２０４は他装置から該装置を指定して情報
が送出された場合、送信された情報を保持するレジスタ
、２０５は該装置から他装置）情報を送出するときプロ
グラムにより設定する送信情報を保持するレジスタで、
Ａｉ（２≦ｉ≦５）はシステム管理機能を有する装置へ
の通信を示すビット、Ｂｊ（２≦ｊ≦３）は送信先絶対
アドレス、Ｃｉは送信゛元アドレス、Ｄｉは情報、Ｂｋ
（４≦に≦５）は送信先論理アドレスを示している。
２０７は装置間通信用インタフェースが保持する絶対ア
ドレスＢ１と他装置から送信された送信先絶対アドレス
Ｂ２を比較する比較回路、２０８は論理アドレスを絶対
アドレスに変換する変換回路、２０９は絶対アドレスを
論理アドレスに変換する変換回路、２１０ 、２１１
、２１２ 、２１３ 、２１４ 、２１５ 、２１９
、２２０ 、 ”２２１はＡＮＤ回路、２１６ 、２１
７ 、２１８はＯＲ回路、２２２はＸ０Ｒ（排他的ＯＲ
）回路である。
ドレスＢ１と他装置から送信された送信先絶対アドレス
Ｂ２を比較する比較回路、２０８は論理アドレスを絶対
アドレスに変換する変換回路、２０９は絶対アドレスを
論理アドレスに変換する変換回路、２１０ 、２１１
、２１２ 、２１３ 、２１４ 、２１５ 、２１９
、２２０ 、 ”２２１はＡＮＤ回路、２１６ 、２１
７ 、２１８はＯＲ回路、２２２はＸ０Ｒ（排他的ＯＲ
）回路である。
今、該装置間通信用インタフェースにシステム管理機能
を有する装置が接続されていないとする。
を有する装置が接続されていないとする。
他装置からの通信情報を受信した場合は、いったんレジ
スタ２０２に該情報が格納され、レジスタ２０１のフラ
グＡ１とレジスタ２０２のビットＡ２のＡＮＤがＡＮＤ
回路２１０にてとられる。該装置間通信用インタフェー
スにはシステム管理機能を有する装置が接続されていな
いので、Ａ１は′０″であり、ビットＡ２の状態に関係
なく 、Ａ Ｎ Ｄ回路２１０の出力は０”となる。そ
のため、比較回路２０７には該装置間通信用インタフェ
ースに割りあてられている絶対アドレスＢ１とＡＮＤ回
路２１１がらの出力である送信先絶対アドレスＢ２が入
力される。
スタ２０２に該情報が格納され、レジスタ２０１のフラ
グＡ１とレジスタ２０２のビットＡ２のＡＮＤがＡＮＤ
回路２１０にてとられる。該装置間通信用インタフェー
スにはシステム管理機能を有する装置が接続されていな
いので、Ａ１は′０″であり、ビットＡ２の状態に関係
なく 、Ａ Ｎ Ｄ回路２１０の出力は０”となる。そ
のため、比較回路２０７には該装置間通信用インタフェ
ースに割りあてられている絶対アドレスＢ１とＡＮＤ回
路２１１がらの出力である送信先絶対アドレスＢ２が入
力される。
Ｂ１とＢ２が一致した場合、比較回路２０７の出力が°
゛１”となり１、Ｂ２はＡ Ｎ、 Ｄ回路２１２を経て
アドレス変換回路２０９に入力さ、れ、２０９の出力は
ＯＲ１回路２１６を通してレジスタ２０４の送信先論理
アトレアＢ４に設定される。また、レジスタ２０２のＡ
２、Ｃ２，Ｂ２はそのま＼ＡＮＤ回路２１４、オア回路
２１７経由でレジスタ２０４のＡ４．Ｃ４，Ｂ４（−７
設定される。該装置から他装置へ情報を送信する場合は
、プログラムによりレジスタ２０５１−必要な情報Ａ５
．Ｂ ５．’、、ｃ５． Ｂ５を設定する。ｘ。
゛１”となり１、Ｂ２はＡ Ｎ、 Ｄ回路２１２を経て
アドレス変換回路２０９に入力さ、れ、２０９の出力は
ＯＲ１回路２１６を通してレジスタ２０４の送信先論理
アトレアＢ４に設定される。また、レジスタ２０２のＡ
２、Ｃ２，Ｂ２はそのま＼ＡＮＤ回路２１４、オア回路
２１７経由でレジスタ２０４のＡ４．Ｃ４，Ｂ４（−７
設定される。該装置から他装置へ情報を送信する場合は
、プログラムによりレジスタ２０５１−必要な情報Ａ５
．Ｂ ５．’、、ｃ５． Ｂ５を設定する。ｘ。
Ｒ回路２２２とＡＮ”Ｄ回路２２１で構成された回路の
出力は、レジスタ２０５のシステム管理機能を有する装
置への通信を示すピッｈ、、Ａ５が＠θ″′のときのみ
′Ｏｎとなる。そのため、Ａ５が°゛０″であるとき
“は、レジス’ｙ ２０５１、の送道先論理アドレ
スＢ５はＡＮＤ回路２２９ 、を′経てアドレス変声回
路２０８に入力され、送信先絶対アドレスに変換された
後、レジスタ２０３のＢ３に設定されるが、Ａ５が′１
”であるときは、レジスタ２０５の送信先論理アドレス
Ｂ５はＡＮＤ回路２１９経出でそのま＼レジスタ２０３
のＢ３に設定される。Ａ３にはＡＮＤ回路２２１の出力
が設定されるので、Ａ５が１１”のときのみ°′ｌ″′
となる。レジスタ２０３のＣ３，Ｄ’３にはレージスタ
２０５のＣ５，Ｂ５がそのま＼設定され、装置間母線１
に送出される。
出力は、レジスタ２０５のシステム管理機能を有する装
置への通信を示すピッｈ、、Ａ５が＠θ″′のときのみ
′Ｏｎとなる。そのため、Ａ５が°゛０″であるとき
“は、レジス’ｙ ２０５１、の送道先論理アドレ
スＢ５はＡＮＤ回路２２９ 、を′経てアドレス変声回
路２０８に入力され、送信先絶対アドレスに変換された
後、レジスタ２０３のＢ３に設定されるが、Ａ５が′１
”であるときは、レジスタ２０５の送信先論理アドレス
Ｂ５はＡＮＤ回路２１９経出でそのま＼レジスタ２０３
のＢ３に設定される。Ａ３にはＡＮＤ回路２２１の出力
が設定されるので、Ａ５が１１”のときのみ°′ｌ″′
となる。レジスタ２０３のＣ３，Ｄ’３にはレージスタ
２０５のＣ５，Ｂ５がそのま＼設定され、装置間母線１
に送出される。
次に、該装置間通信用インタフェースにシステム管理機
能を有す゛る装置が接続されているとする。
能を有す゛る装置が接続されているとする。
他装置から通信情報を受信した場合は、いったんレジス
タ２０２に該情報が格納され、ＡＮＤ回路２１０にてレ
ジス９２０１のプラグＡ１とレジスタ２０２のビットＡ
２のＡＮＤ）がとられる。今、該装置間通信用インタフ
ェースにはシステム管理機能を有する装置が接続されて
いるため、Ａ１は“１”である。システム管理に関する
以外め情報の場合はＡ２は６０″であるので、ＡＮＤ回
路２１０の出力は６０”となり、以下上記の説明と同様
の動作を実行する。
タ２０２に該情報が格納され、ＡＮＤ回路２１０にてレ
ジス９２０１のプラグＡ１とレジスタ２０２のビットＡ
２のＡＮＤ）がとられる。今、該装置間通信用インタフ
ェースにはシステム管理機能を有する装置が接続されて
いるため、Ａ１は“１”である。システム管理に関する
以外め情報の場合はＡ２は６０″であるので、ＡＮＤ回
路２１０の出力は６０”となり、以下上記の説明と同様
の動作を実行する。
システム管理に関する情報の場合は、Ａ２は１″″であ
るので、ＡＮＤ回路２１０の出力は６１″となり、レジ
スタ２０２に保持されている情報のうち、Ａ２゜Ｃ２，
、Ｉ）２はＡＮＤ回路２１５、ＯＲ回路２１７を経てレ
ジスタ２０４のＡ４．Ｃ４，Ｂ４に、Ｂ２はＡＮＤ回路
２１３、ＯＲ回路２１６を経てＢ４に設定される。該装
置から他装置へ情報を送信する場合は、レジスタ２０１
のフラグＡ１が１”であるので、ＡＮＤ回路２？１の出
力は常に” ｏ ”となる。そのため、レジスタ２０５
の論理アドレス部Ｂ５はＡＮＤ回路２２０を経てアドレ
ス変換回路２０８に入力され、絶対アドレスに変換され
た後、０Ｒ回路２１８を経てレジスタ２０３の絶蛤アド
レス部Ｂ３に設定される。
るので、ＡＮＤ回路２１０の出力は６１″となり、レジ
スタ２０２に保持されている情報のうち、Ａ２゜Ｃ２，
、Ｉ）２はＡＮＤ回路２１５、ＯＲ回路２１７を経てレ
ジスタ２０４のＡ４．Ｃ４，Ｂ４に、Ｂ２はＡＮＤ回路
２１３、ＯＲ回路２１６を経てＢ４に設定される。該装
置から他装置へ情報を送信する場合は、レジスタ２０１
のフラグＡ１が１”であるので、ＡＮＤ回路２？１の出
力は常に” ｏ ”となる。そのため、レジスタ２０５
の論理アドレス部Ｂ５はＡＮＤ回路２２０を経てアドレ
ス変換回路２０８に入力され、絶対アドレスに変換され
た後、０Ｒ回路２１８を経てレジスタ２０３の絶蛤アド
レス部Ｂ３に設定される。
Ａ３にはＡＮＤ回路２２１の出力が設定されるので、０
”が設定され、Ｃ３，Ｂ３にはレジスタ２０５の値Ｃ５
，Ｄ５がそのま＼設定される。
”が設定され、Ｃ３，Ｂ３にはレジスタ２０５の値Ｃ５
，Ｄ５がそのま＼設定される。
次にシステム管理機能を有する装置を第１図のプロセッ
サ２からプロセッサ４に切り替えたとする。
サ２からプロセッサ４に切り替えたとする。
この場合、プロセッサ２の装置間通信用インタフェース
２１内のレジスタ２０１のフラグＡ１が°′１”かエー
ス４１のレジスタ２０１のフラグＡ１が′０”から１″
へ変更される。そのため、システム管理に関する情報の
通信時に、他装置はプロセッサの切り替えを意識するこ
となく、システム管理に関する □情報を前記の説明と
同様の動作でプロセッサ４に以上説明したように、本発
明によれば、シスチー ム管理機能を他のプロセッサに
割りあてた場合、母線に接続されている装置がプロセッ
サの切り替えを認識することなくシステム管理に関する
情報を通信可能であるので、プログラムによりシステム
管理機能を有するプロセッサのアドレスを管理する必要
がないという利点がある。
２１内のレジスタ２０１のフラグＡ１が°′１”かエー
ス４１のレジスタ２０１のフラグＡ１が′０”から１″
へ変更される。そのため、システム管理に関する情報の
通信時に、他装置はプロセッサの切り替えを意識するこ
となく、システム管理に関する □情報を前記の説明と
同様の動作でプロセッサ４に以上説明したように、本発
明によれば、シスチー ム管理機能を他のプロセッサに
割りあてた場合、母線に接続されている装置がプロセッ
サの切り替えを認識することなくシステム管理に関する
情報を通信可能であるので、プログラムによりシステム
管理機能を有するプロセッサのアドレスを管理する必要
がないという利点がある。
第１図は本発明で対象とするシステムの全体構成図、第
２図は第１図における装置間通信用インタフェースの一
実施例を示す図である。 １・・・装置間母線、２，３，４，５，６’・・・プロ
セッサ、７，８．９・・・プロセッサ以外の装置、１０
７１ 、８１ 、９１・・・装置間通信用インタフェー
ス、２０１ 、２０２ 、２０３ 、２０４ 、２０５
−レジスタ、２０７・・・比較回路、 ２０．８ 、２
０９・・・アドレス変換回路、２０．２２１ ・・・
ＡＮ’ｌ）回路、２１６ 、 ｚ’ｔ７； ２１８・・
・ＯＲ回路、２２２・・・ＸＯＲ回路。 代二人 弁理士 鈴 木 誠 第１図 第２図
２図は第１図における装置間通信用インタフェースの一
実施例を示す図である。 １・・・装置間母線、２，３，４，５，６’・・・プロ
セッサ、７，８．９・・・プロセッサ以外の装置、１０
７１ 、８１ 、９１・・・装置間通信用インタフェー
ス、２０１ 、２０２ 、２０３ 、２０４ 、２０５
−レジスタ、２０７・・・比較回路、 ２０．８ 、２
０９・・・アドレス変換回路、２０．２２１ ・・・
ＡＮ’ｌ）回路、２１６ 、 ｚ’ｔ７； ２１８・・
・ＯＲ回路、２２２・・・ＸＯＲ回路。 代二人 弁理士 鈴 木 誠 第１図 第２図
Claims (1)
- １、 装置間母線に接続された複数の装置でシステムを
構成し、前記複数の装置の一つがシステムの管理機能を
有し、前記母線と各装置を接続す一重部に対し、システ
ム内で一意に定まり、かつプログラムで識別できる論理
アドレスを割り付け、他装置へ情報を送信する場合、プ
ログラムにより該当論理アドレスを送信先アドレスとし
て指定し、装置間通信用インタフェース部で該論理アド
レスを絶対アドレスに変換した後、装置間母線を介して
システム内の通信を行う情報処理システムにおいて、装
置間通信用インタフェース部にシステムの管理機能を有
する装置の接続の有無を示すフラグを設け、システムの
管理に関する以外の情報の装置間の通信、およびシステ
ムの管理に関する情報でシステムの管理機能を有する装
置から各装置への通信は、前記論理アト、レスを送信先
アドレスとして指定し、装置間通信用インタフェース部
で該論理アドレスを前記絶対アドレスに変換した後装置
間母線を介して行い、システムの管理に関する情報で各
装置からシステムの管理機能を有する装置への通信は１
、送信アドレスにシステムの管理機能を有する装置への
通信であることを示すビット・を設定して装置間母線に
送出し、受信元装置間゛通信用インタフニース部で前記
ビットを検出して情報をそのま＼受信することを特徴と
する装置、間母源制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56157865A JPS5858671A (ja) | 1981-10-03 | 1981-10-03 | 装置間母線制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56157865A JPS5858671A (ja) | 1981-10-03 | 1981-10-03 | 装置間母線制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5858671A true JPS5858671A (ja) | 1983-04-07 |
Family
ID=15659079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56157865A Pending JPS5858671A (ja) | 1981-10-03 | 1981-10-03 | 装置間母線制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858671A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60238960A (ja) * | 1984-05-12 | 1985-11-27 | Mitsubishi Electric Corp | マルチプログラミング装置 |
-
1981
- 1981-10-03 JP JP56157865A patent/JPS5858671A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60238960A (ja) * | 1984-05-12 | 1985-11-27 | Mitsubishi Electric Corp | マルチプログラミング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7565470B2 (en) | Serial bus device with address assignment by master device | |
| CA1173928A (en) | Channel interface circuit | |
| US5590124A (en) | Link and discovery protocol for a ring interconnect architecture | |
| US6314461B2 (en) | Method and apparatus for the addition and removal of nodes from a common interconnect | |
| US7412556B2 (en) | Method and system for master devices accessing slave devices | |
| US4887075A (en) | Local area network system with a multi-computer system coupled thereto and method for controlling the same | |
| EP0344722A2 (en) | Operation mode settable lan interconnecting apparatus | |
| JP3609051B2 (ja) | Ｕｓｂ−ｈｕｂデバイスおよびその制御方法 | |
| KR102303424B1 (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
| US11836105B2 (en) | Communication device, information processing system, and communication method | |
| US20080140864A1 (en) | Method and apparatus for the addition and removal of nodes from a common interconnect | |
| JPS5858671A (ja) | 装置間母線制御方式 | |
| US7206878B2 (en) | Voltage level bus protocol for transferring data | |
| JPH05324545A (ja) | バス制御装置 | |
| CN118227552A (zh) | 多处理器设备、数据处理系统与周边控制器共享方法 | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JPH0540728A (ja) | バス制御方式 | |
| JPS61269545A (ja) | 計算機システム | |
| JPH03222543A (ja) | バス転送応答方法 | |
| JPS6076840A (ja) | 状態変化情報伝送方式 | |
| JPH0342766A (ja) | システムバス結合方式 | |
| JPS6048787B2 (ja) | 情報処理装置 | |
| JPH02219334A (ja) | 排他制御処理方式 | |
| JPH04140876A (ja) | データ処理システム | |
| JPS58101322A (ja) | デ−タ転送制御回路 |