JPH0342766A - システムバス結合方式 - Google Patents
システムバス結合方式Info
- Publication number
- JPH0342766A JPH0342766A JP17929289A JP17929289A JPH0342766A JP H0342766 A JPH0342766 A JP H0342766A JP 17929289 A JP17929289 A JP 17929289A JP 17929289 A JP17929289 A JP 17929289A JP H0342766 A JPH0342766 A JP H0342766A
- Authority
- JP
- Japan
- Prior art keywords
- system bus
- address
- circuit
- access
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 238000010168 coupling process Methods 0.000 claims description 19
- 230000008878 coupling Effects 0.000 claims description 11
- 238000005859 coupling reaction Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシステムバス結合方式に関し、特にマイクロコ
ンピュータよりなる複数の異るマルチプロセッサシステ
ムにおいて、システム間を相互に結合するためのシステ
ムバス結合方式に関する。
ンピュータよりなる複数の異るマルチプロセッサシステ
ムにおいて、システム間を相互に結合するためのシステ
ムバス結合方式に関する。
従来、複数のマルチプロセッサシステムを相互に接続す
る場合、システム間で共用のローカルエリアネットワー
ク及び並列バスを設け、独自の送受信アドレスによりア
クセスを行う通信方式が一般的となっていた。
る場合、システム間で共用のローカルエリアネットワー
ク及び並列バスを設け、独自の送受信アドレスによりア
クセスを行う通信方式が一般的となっていた。
上述した従来のアクセス方式は、マルチプロセッサを構
成するシステムバス上のメモリアドレスや、Ｉ／Ｏアド
レスから独立した通信用のアドレス変換を行い、通信用
のプロ１〜コルを介してアクセスされるため、各プロセ
ッサ負荷が増大し、高速アクセスが困難、及びコストが
高いという問題点があった。
成するシステムバス上のメモリアドレスや、Ｉ／Ｏアド
レスから独立した通信用のアドレス変換を行い、通信用
のプロ１〜コルを介してアクセスされるため、各プロセ
ッサ負荷が増大し、高速アクセスが困難、及びコストが
高いという問題点があった。
本発明の目的は、上述した従来の問題点を解決し通信用
のプロトコルが不要で高速アクセスが可能なシステムハ
ス結合方式を提供することにある。
のプロトコルが不要で高速アクセスが可能なシステムハ
ス結合方式を提供することにある。
本発明のシステムハス結合方式は、複数の分散されたプ
ロセッサから共有されるシステムバスをさらに複数結合
して大規模なマルチプロセッサシステムを構成するため
のシステムバス結合方式において、 （Ａ）前記システムバスに接続され、前記システムバス
のメモリあるいは、Ｉ／Ｏアドレス及びコマンド信号を
モニタするシステムバスモニタ回路、 （Ｂ）仮想アドレス空間を設定するアドレス空間設定回
路、 （Ｃ）前記システムハスモニタ回路から出力されたアド
レス信号と、前記アドレス空間設定回路で設定され出力
された仮想アドレス空間との比較演算を行い、一致した
場合、相手先であるシステムハスへのアドレス信号及び
アクセス要求信号を出力するアドレス変換回路、 （Ｄ）前記アドレス変換回路からのアドレス信号及びア
クセス要求信号にもとつき、前記相手先であるシステム
バスのアクセス権を獲得後、アクセス側であるシステム
バスからのアクセス信号を前記相手先であるシステムハ
スに中継し、前記アクセス側であるシステムバスに接続
されるプロセッサから、前記相手先であるシステムバス
に接続される共有メモリ及び共有Ｉ／Ｏの仮想アドレス
空間を指定する相手先システムバスアクセス回路、 を具備することにより、複数に分割された仮想アドレス
空間を選択指定して相互に他系システムバスにアクセス
することができるように構成されている。
ロセッサから共有されるシステムバスをさらに複数結合
して大規模なマルチプロセッサシステムを構成するため
のシステムバス結合方式において、 （Ａ）前記システムバスに接続され、前記システムバス
のメモリあるいは、Ｉ／Ｏアドレス及びコマンド信号を
モニタするシステムバスモニタ回路、 （Ｂ）仮想アドレス空間を設定するアドレス空間設定回
路、 （Ｃ）前記システムハスモニタ回路から出力されたアド
レス信号と、前記アドレス空間設定回路で設定され出力
された仮想アドレス空間との比較演算を行い、一致した
場合、相手先であるシステムハスへのアドレス信号及び
アクセス要求信号を出力するアドレス変換回路、 （Ｄ）前記アドレス変換回路からのアドレス信号及びア
クセス要求信号にもとつき、前記相手先であるシステム
バスのアクセス権を獲得後、アクセス側であるシステム
バスからのアクセス信号を前記相手先であるシステムハ
スに中継し、前記アクセス側であるシステムバスに接続
されるプロセッサから、前記相手先であるシステムバス
に接続される共有メモリ及び共有Ｉ／Ｏの仮想アドレス
空間を指定する相手先システムバスアクセス回路、 を具備することにより、複数に分割された仮想アドレス
空間を選択指定して相互に他系システムバスにアクセス
することができるように構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
第１図に示すシステムバス結合方式は、システム結合装
置１ａ、システム結合装置１ｂがら構成されている。
置１ａ、システム結合装置１ｂがら構成されている。
システム結合装置１ａは、システムバスモニタ回路２ａ
、アドレス変換回路３ａ、アドレス空間設定回路４ａ、
相手先システムバスアドレス回路５ａから構成されてお
り、システム結合装置１ｂは、システムバスモニタ回路
２ｂ、アドレス変換回路３ｂ、アドレス空間設定回路４
ｂ、相手先システムバスアドレス回路５ｂから構成され
ている。
、アドレス変換回路３ａ、アドレス空間設定回路４ａ、
相手先システムバスアドレス回路５ａから構成されてお
り、システム結合装置１ｂは、システムバスモニタ回路
２ｂ、アドレス変換回路３ｂ、アドレス空間設定回路４
ｂ、相手先システムバスアドレス回路５ｂから構成され
ている。
次に、動作を説明するが、ここでは、システムバス／Ｏ
０からシステムバス２００に対して、アクセス要求が行
われるものとする。
０からシステムバス２００に対して、アクセス要求が行
われるものとする。
第１図において、システムバスモニタＯＲ２ａは、シス
テムバス／Ｏ０に接続され、システムバス／Ｏ０のメモ
リあるいは、Ｉ／Ｏアドレス及びコマンド信号をモニタ
し、アドレス変換口Ｒ３ａに信号を受渡す。アドレス変
換回路３ａはシステムバスモニタ回路２ａがちのアドレ
ス信号と、アドレス空間設定日１４ａにより設定される
仮想アドレス空間との比較演算を行い、一致した場合、
相手先システムハスアクセス回路５ａに相手先であるシ
ステムハス２００＞のアドレス信号及びアクセス要求信
号を出力する。
テムバス／Ｏ０に接続され、システムバス／Ｏ０のメモ
リあるいは、Ｉ／Ｏアドレス及びコマンド信号をモニタ
し、アドレス変換口Ｒ３ａに信号を受渡す。アドレス変
換回路３ａはシステムバスモニタ回路２ａがちのアドレ
ス信号と、アドレス空間設定日１４ａにより設定される
仮想アドレス空間との比較演算を行い、一致した場合、
相手先システムハスアクセス回路５ａに相手先であるシ
ステムハス２００＞のアドレス信号及びアクセス要求信
号を出力する。
相手先システムバスアクセス回路５ａは、アドレス変換
回路３ａからのアドレス信号及びアクセス要求信号にも
とつきシステムバス２００のアクセス権を獲得後、シス
テムバス／Ｏ０からのアクセス信号をシステムハス２０
０に中継し、システムバス／Ｏ０に接続されるマイクロ
プロセッサ／Ｏ１ ａ 〜／Ｏ１． ｂより、システム
ハス２００に接続される共有メモリ２０２、及び共有ｌ
／Ｏ２０３の仮想アドレス空間を指定したアクセスを可
能とする。
回路３ａからのアドレス信号及びアクセス要求信号にも
とつきシステムバス２００のアクセス権を獲得後、シス
テムバス／Ｏ０からのアクセス信号をシステムハス２０
０に中継し、システムバス／Ｏ０に接続されるマイクロ
プロセッサ／Ｏ１ ａ 〜／Ｏ１． ｂより、システム
ハス２００に接続される共有メモリ２０２、及び共有ｌ
／Ｏ２０３の仮想アドレス空間を指定したアクセスを可
能とする。
同様に、システムバス結合装置１ｂをシステムバス２０
０側から接続することにより、システムバス２００に接
続されるマイクロプロセッサ２０１ａ〜２０１ｂより、
システムバス／Ｏ０に接続される共有モリ／Ｏ２、及び
共有ｌ／Ｏ／Ｏ３の仮想アドレス空間を指定したアクセ
スが可能となる。
０側から接続することにより、システムバス２００に接
続されるマイクロプロセッサ２０１ａ〜２０１ｂより、
システムバス／Ｏ０に接続される共有モリ／Ｏ２、及び
共有ｌ／Ｏ／Ｏ３の仮想アドレス空間を指定したアクセ
スが可能となる。
第１図は、２系統のシステムハスを結合する場合の例で
あるか、複数のシステムバスを結合する場合も同様に、
システムバスモニタ回路、アドレス変換回路、アドレス
空間設定回路、相手先システムバスアクセス回路からな
るシステムバス結合装置の対を、システムバスの数に応
じて設けることにより、各システムから仮想アドレス空
間を設定した相互アクセスが可能となる。
あるか、複数のシステムバスを結合する場合も同様に、
システムバスモニタ回路、アドレス変換回路、アドレス
空間設定回路、相手先システムバスアクセス回路からな
るシステムバス結合装置の対を、システムバスの数に応
じて設けることにより、各システムから仮想アドレス空
間を設定した相互アクセスが可能となる。
第２図は、第１図のアドレス変換の論理説明図でアリ、
システムバス／Ｏ０のアドレス信号／Ｏと、空間選択ス
イッチ１２により選択された仮想アドレス信号（ｎ）１
３とが比較回路１４において比較され、システムバス／
Ｏ０のコマンド信号１１と、ＡＮＤ回路１５において、
ＡＮＤ条件付がとられアクセス要求信号１６か生成され
る。
システムバス／Ｏ０のアドレス信号／Ｏと、空間選択ス
イッチ１２により選択された仮想アドレス信号（ｎ）１
３とが比較回路１４において比較され、システムバス／
Ｏ０のコマンド信号１１と、ＡＮＤ回路１５において、
ＡＮＤ条件付がとられアクセス要求信号１６か生成され
る。
さらに、アクセス要求信号１６は、空間選択スイッチ１
２により選択されたアクセス先実アドレス信号（ｎ＞１
７とＡＮＤ回路１８において、ＡＮＤ条件かとられ、シ
ステムハス２００のアクセス用実アドレス出力１９が生
成される。システムバス／Ｏ０のコマンド信号１１は、
そのまま、システムハス２００アクセス用コマンド出力
２０として出力される 第３図は、システムバス／Ｏ０からシステムバス２００
へのアクセスを行う場合のアドレス対応を説明したもの
で、システムバス／Ｏ０のアドレス割付１／Ｏとシステ
ムバス２００のアドレス割付２／Ｏとの対応を示してお
り、システムバス／Ｏ０は共有アドレス空間１１１及び
仮想アドレス空間１１２を有し、システムハス２００は
共有アドレス空間２１１及び仮想アドレス空間２１２を
有している。そして、システムバス／Ｏ０の仮想アドレ
ス空間１１２のうち、空間選択スイッチ１２に対応して
分割された領域が、システムバス２００の共有アドレス
空間２１１のうち、空間選択スイッチ１２に対応して分
割された領域にアドレス変換が行われ対応づけられる。
２により選択されたアクセス先実アドレス信号（ｎ＞１
７とＡＮＤ回路１８において、ＡＮＤ条件かとられ、シ
ステムハス２００のアクセス用実アドレス出力１９が生
成される。システムバス／Ｏ０のコマンド信号１１は、
そのまま、システムハス２００アクセス用コマンド出力
２０として出力される 第３図は、システムバス／Ｏ０からシステムバス２００
へのアクセスを行う場合のアドレス対応を説明したもの
で、システムバス／Ｏ０のアドレス割付１／Ｏとシステ
ムバス２００のアドレス割付２／Ｏとの対応を示してお
り、システムバス／Ｏ０は共有アドレス空間１１１及び
仮想アドレス空間１１２を有し、システムハス２００は
共有アドレス空間２１１及び仮想アドレス空間２１２を
有している。そして、システムバス／Ｏ０の仮想アドレ
ス空間１１２のうち、空間選択スイッチ１２に対応して
分割された領域が、システムバス２００の共有アドレス
空間２１１のうち、空間選択スイッチ１２に対応して分
割された領域にアドレス変換が行われ対応づけられる。
以上説明したように、本発明は、システムバスモニタ回
路、アドレス変換回路、アドレス空間設定回路、相手先
システムバスモニタ回路を具備し、複数に分割された仮
想アドレス空間を選択して、他系システムバスに相互ア
クセスすることにより、各プロセッサの負荷を増大させ
ることなく、高速アクセスが可能なシステムバス結合装
置を安価に構成でき、高性能な大規模マルチプロセッサ
システムを安価に構築することができるという効果を有
する。
路、アドレス変換回路、アドレス空間設定回路、相手先
システムバスモニタ回路を具備し、複数に分割された仮
想アドレス空間を選択して、他系システムバスに相互ア
クセスすることにより、各プロセッサの負荷を増大させ
ることなく、高速アクセスが可能なシステムバス結合装
置を安価に構成でき、高性能な大規模マルチプロセッサ
システムを安価に構築することができるという効果を有
する。
第１図は本発明の一実施例のブロック図、第２図は第１
図のアドレス変換論理の説明図、第３図は第１図のアク
セスアドレス対応を示す説明図である。 ｌａ、ｌｂ・・・システム結合装置、２ａ、２ｂ・・・
システムバスモニタ回路、３ａ、３ｂ・・・アドレス変
換回路、４ａ、４ｂ・・・アドレス空間設定回路、５ａ
、５ｂ・・・相手先システムバスアクセス回路、１２・
・・空間選択スイッチ、１３・・仮想アドレス ０
図のアドレス変換論理の説明図、第３図は第１図のアク
セスアドレス対応を示す説明図である。 ｌａ、ｌｂ・・・システム結合装置、２ａ、２ｂ・・・
システムバスモニタ回路、３ａ、３ｂ・・・アドレス変
換回路、４ａ、４ｂ・・・アドレス空間設定回路、５ａ
、５ｂ・・・相手先システムバスアクセス回路、１２・
・・空間選択スイッチ、１３・・仮想アドレス ０
Claims (1)
- 【特許請求の範囲】 複数の分散されたプロセッサから共有されるシステムバ
スをさらに複数結合して大規模なマルチプロセッサシス
テムを構成するためのシステムバス結合方式において、 （Ａ）前記システムバスに接続され、前記システムバス
のメモリあるいは、Ｉ／Ｏアドレス及びコマンド信号を
モニタするシステムバスモニタ回路、 （Ｂ）仮想アドレス空間を設定するアドレス空間設定回
路、 （Ｃ）前記システムバスモニタ回路から出力されたアド
レス信号と、前記アドレス空間設定回路で設定され出力
された仮想アドレス空間との比較演算を行い、一致した
場合、相手先であるシステムバスへのアドレス信号及び
アクセス要求信号を出力するアドレス変換回路、 （Ｄ）前記アドレス変換回路からのアドレス信号及びア
クセス要求信号にもとづき、前記相手先であるシステム
バスのアクセス権を獲得後、アクセス側であるシステム
バスからのアクセス信号を前記相手先であるシステムバ
スに中継し、前記アクセス側であるシステムバスに接続
されるプロセッサから、前記相手先であるシステムバス
に接続される共有メモリ及び共有Ｉ／Ｏの仮想アドレス
空間を指定する相手先システムバスアクセス回路、 を具備することにより、複数に分割された仮想アドレス
空間を選択指定して相互に他系システムバスにアクセス
することができるように構成されていることを特徴とす
るシステムバス結合方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17929289A JPH0342766A (ja) | 1989-07-11 | 1989-07-11 | システムバス結合方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17929289A JPH0342766A (ja) | 1989-07-11 | 1989-07-11 | システムバス結合方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0342766A true JPH0342766A (ja) | 1991-02-22 |
Family
ID=16063275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17929289A Pending JPH0342766A (ja) | 1989-07-11 | 1989-07-11 | システムバス結合方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342766A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5425648A (en) * | 1977-07-29 | 1979-02-26 | Nec Corp | Coupling unit |
-
1989
- 1989-07-11 JP JP17929289A patent/JPH0342766A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5425648A (en) * | 1977-07-29 | 1979-02-26 | Nec Corp | Coupling unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985830A (en) | Interprocessor bus switching system for simultaneous communication in plural bus parallel processing system | |
| KR930003441B1 (ko) | 서로 다른 시스템으로 작동하는 데이타 처리 시스템에 있어서, 자원을 분할하여 변경 가능하게 실행하기 위한 장치 및 방법 | |
| US5430442A (en) | Cross point switch with distributed control | |
| KR920001552B1 (ko) | 다중 컴퓨터 시스템이 접속된 로컬 에어리어 네트워크 시스템 | |
| JPH10222458A (ja) | 接続装置 | |
| EP0658998B1 (en) | Data switching apparatus | |
| US20090235048A1 (en) | Information processing apparatus, signal transmission method, and bridge | |
| EP0183431B1 (en) | System control network for multiple processor modules | |
| JPH0342766A (ja) | システムバス結合方式 | |
| US7593421B2 (en) | Communication control device having multiprocessor | |
| JPH01129548A (ja) | 通信制御装置 | |
| JPS5858631A (ja) | 多重バス方式 | |
| JPH08272754A (ja) | マルチプロセッサシステム | |
| KR19990086858A (ko) | 프로세서 중재 장치 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPS62168257A (ja) | メモリを共用するマルチプロセツサシステム | |
| JPH0343856A (ja) | システムバス結合装置 | |
| JPS5975354A (ja) | プロセッサ装置 | |
| RU2109334C1 (ru) | Многоканальное устройство для сопряжения вычислительных машин | |
| KR19990079974A (ko) | 멀티프로세서 시스템에서 두 개의 버스 사이에 지연된 요구를처리하기 위한 장치 및 그 제어방법 | |
| JPS5858671A (ja) | 装置間母線制御方式 | |
| JPH02257357A (ja) | 多重化システム | |
| JPH02308644A (ja) | 通信プロトコル変換装置 | |
| JPH0427584B2 (ja) | ||
| JPS62102348A (ja) | 共有入出力システム |