JPH01296482A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH01296482A JPH01296482A JP63127476A JP12747688A JPH01296482A JP H01296482 A JPH01296482 A JP H01296482A JP 63127476 A JP63127476 A JP 63127476A JP 12747688 A JP12747688 A JP 12747688A JP H01296482 A JPH01296482 A JP H01296482A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- connector
- write
- vpp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 4
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は情報を記憶するＥＰＲＯＭなどを内蔵するメ
モリカードに関するものである。
モリカードに関するものである。
メモリカードは、例えば社団法人・日本電子工業振興協
会・パーソナルコンピュータ業務委員会の作成の「ＩＣ
メモリカードガイドライン」に述べられているように、
ＲＯＭカードとＲＡＭカードとに大別される。ＲＡＭカ
ードはＲＡＭとメモリ保持のための電池とを内蔵するメ
モリカードであり、ＲＯＭカードはマスクＲＯＭ、ＥＰ
ＲＯＭ。
会・パーソナルコンピュータ業務委員会の作成の「ＩＣ
メモリカードガイドライン」に述べられているように、
ＲＯＭカードとＲＡＭカードとに大別される。ＲＡＭカ
ードはＲＡＭとメモリ保持のための電池とを内蔵するメ
モリカードであり、ＲＯＭカードはマスクＲＯＭ、ＥＰ
ＲＯＭ。
ＥＢＰＲＯＭ、 ワンタイムＰＲＯＭなどを内蔵する
メモリカードである。本件は後で説明するように、ＥＰ
ＲＯＭ又はワンタイムＦＲＯＭに関するものであり、こ
れら２つのＰＲＯＭについての構成上の差は何もない。
メモリカードである。本件は後で説明するように、ＥＰ
ＲＯＭ又はワンタイムＦＲＯＭに関するものであり、こ
れら２つのＰＲＯＭについての構成上の差は何もない。
第２図は、前述の文献に記載されているメモリカードの
基本構成図であり、図中、１はメモリカ−ドをリーダ装
置などに接続するためのインターフェース・コネクタ、
２は情報を記憶したメモリチップ、３はメモリチップ２
へのアドレスなどをデコードするアドレスデコーダ（又
はチップセレクト回路）、４は制御信号が流れる制御線
、５゜６は各々下位と上位のアドレス線、７はデータ信
号が流れるデータ線、８．９は各々電源線とグランド線
である。各々の詳細な説明は同文献に詳述されているの
で省略する。
基本構成図であり、図中、１はメモリカ−ドをリーダ装
置などに接続するためのインターフェース・コネクタ、
２は情報を記憶したメモリチップ、３はメモリチップ２
へのアドレスなどをデコードするアドレスデコーダ（又
はチップセレクト回路）、４は制御信号が流れる制御線
、５゜６は各々下位と上位のアドレス線、７はデータ信
号が流れるデータ線、８．９は各々電源線とグランド線
である。各々の詳細な説明は同文献に詳述されているの
で省略する。
また、第３図は、ＦＲＯＭを内蔵するＲＯＭカードに必
要なインターフェース・コネクタ１に供給される信号の
具体例であって、前述の文献のコネクタ・ビン・アサイ
ン表から抜粋したものであり、各々の信号の機能は同文
献に詳細に記載されている。
要なインターフェース・コネクタ１に供給される信号の
具体例であって、前述の文献のコネクタ・ビン・アサイ
ン表から抜粋したものであり、各々の信号の機能は同文
献に詳細に記載されている。
一方、ＲＯＭカードに内蔵するＥＰＲＯＭには、書き込
み電源の端子の取り扱いから２５６にピントの商品名２
７２５６のＥＰＲＯＭと５１２にビットの商品名２７５
１２のＥＰＲＯＭとの間に大きな相違がある。すなわち
、２８ピンのソケットにＥＰＲＯＭの機能を収納する場
合、そのソケットは２７２５６のＢＰＲＯＭの端子で満
杯となり、２７５１２のＥＰＲＯＭの方は２７２５６０
Ｅ Ｉ）ＲＯＭと同じ扱いではそのソケットは１ピン不
足する。ずなわち、５１２ビットのメモリ容量をザボー
トするためにアドレス１５（Ａ１５）が増え、上記ソケ
ットは２９ピンを必要とすることになる。
み電源の端子の取り扱いから２５６にピントの商品名２
７２５６のＥＰＲＯＭと５１２にビットの商品名２７５
１２のＥＰＲＯＭとの間に大きな相違がある。すなわち
、２８ピンのソケットにＥＰＲＯＭの機能を収納する場
合、そのソケットは２７２５６のＢＰＲＯＭの端子で満
杯となり、２７５１２のＥＰＲＯＭの方は２７２５６０
Ｅ Ｉ）ＲＯＭと同じ扱いではそのソケットは１ピン不
足する。ずなわち、５１２ビットのメモリ容量をザボー
トするためにアドレス１５（Ａ１５）が増え、上記ソケ
ットは２９ピンを必要とすることになる。
２７５１２のＥＰＲＯＭでは、２８ピンのパッケージに
収納するために、データ読み出し端子ＯＥと書き込み電
源端子ｖｐｐとを共用し、端子ＯＢ／Ｖｐｐとしている
。第４図は、以上述べた２種類のＥＰＲＯＭ （２７２
５６と２７５１２＞の相違点を対照表にし理解し易くし
たものである。
収納するために、データ読み出し端子ＯＥと書き込み電
源端子ｖｐｐとを共用し、端子ＯＢ／Ｖｐｐとしている
。第４図は、以上述べた２種類のＥＰＲＯＭ （２７２
５６と２７５１２＞の相違点を対照表にし理解し易くし
たものである。
上記のような２種類のＢＦＲＯＭを使用して、ＲＯＭカ
ードを構成した場合の内部回路図が第５図（ａｌ、 （
ｂｌである。第５図（ａｌが２７２５６のＥ Ｐ ＲＯ
ＭによるＲＯＭカードの回路図、第５図（ｂ）が２７５
１、２のＥＰＲＯＭによるＲＯＭカートの回路図である
。両方のＲＯＭカードとも内蔵するＥＦＲＯＭの各端子
信号を直接にカードのインク−フェース・コネクタの端
子に接続しただけのものである。
ードを構成した場合の内部回路図が第５図（ａｌ、 （
ｂｌである。第５図（ａｌが２７２５６のＥ Ｐ ＲＯ
ＭによるＲＯＭカードの回路図、第５図（ｂ）が２７５
１、２のＥＰＲＯＭによるＲＯＭカートの回路図である
。両方のＲＯＭカードとも内蔵するＥＦＲＯＭの各端子
信号を直接にカードのインク−フェース・コネクタの端
子に接続しただけのものである。
従来のメモリカード（ＲＯＭカード）は上述したように
構成されているので、リーダ装置などにセントされるイ
ンターフェース・コネクタの入出力信号の性格が内蔵す
るＥＰＲＯＭの種類により異なり、また、インターフェ
ース・コネクタが前記文献に記載の標準ピン・アサイン
に合致していなく、更に例えば標準電圧５■より高い電
圧１２．５■を印加してＥＰＲＯＭにデータの書き込み
を行うライタ装置の出力が２種類必要となるなどの問題
点があった。
構成されているので、リーダ装置などにセントされるイ
ンターフェース・コネクタの入出力信号の性格が内蔵す
るＥＰＲＯＭの種類により異なり、また、インターフェ
ース・コネクタが前記文献に記載の標準ピン・アサイン
に合致していなく、更に例えば標準電圧５■より高い電
圧１２．５■を印加してＥＰＲＯＭにデータの書き込み
を行うライタ装置の出力が２種類必要となるなどの問題
点があった。
この発明は上記のような問題点を解消するためになされ
たもので、内蔵するＥＰＲＯＭの種類に関係なく、−船
釣なＲＯＭカードと同一仕様のインターフェース・コネ
クタを用いたメモリカードを得ることを目的とする。
たもので、内蔵するＥＰＲＯＭの種類に関係なく、−船
釣なＲＯＭカードと同一仕様のインターフェース・コネ
クタを用いたメモリカードを得ることを目的とする。
この発明に係るメモリカードは、メモリチップ２の書き
込み動作を行うためのインターフェース・コネクタ１の
書き込み電源コネクタ端子Ｖｌｌｊｐへの入力電圧を検
出する電圧検出回路１０と、この電圧検出回路１０で検
出された書き込み電源コネクタ端子電圧が一定値以下の
場合にはメモリチップ２の読み出し動作を行うためのイ
ンターフェース・コネクタ１の読み出し信号コネクタ端
子ＯＥとメモリチップ２の読み出し／書き込み端子ＯＢ
／Ｖｐｐとを接続するように切り換え、上記書き込み電
源コネクタ端子電圧が一定値を越える場合には書き込み
電源コネクタ端子Ｖｌ）Ｉ）と読み出し／書き込み端子
ＯＥ／Ｖｐｐとを接続するように切り換える切換回路１
１とを設けたことを特徴とするものである。
込み動作を行うためのインターフェース・コネクタ１の
書き込み電源コネクタ端子Ｖｌｌｊｐへの入力電圧を検
出する電圧検出回路１０と、この電圧検出回路１０で検
出された書き込み電源コネクタ端子電圧が一定値以下の
場合にはメモリチップ２の読み出し動作を行うためのイ
ンターフェース・コネクタ１の読み出し信号コネクタ端
子ＯＥとメモリチップ２の読み出し／書き込み端子ＯＢ
／Ｖｐｐとを接続するように切り換え、上記書き込み電
源コネクタ端子電圧が一定値を越える場合には書き込み
電源コネクタ端子Ｖｌ）Ｉ）と読み出し／書き込み端子
ＯＥ／Ｖｐｐとを接続するように切り換える切換回路１
１とを設けたことを特徴とするものである。
電圧検出回路１０は、書き込み電源コネクタ端子ＶｐＩ
）への入力電圧を検出する。切換回路１１は、電圧検出
回路１０で検出された書き込み電源コネクタ端子電圧が
一定値以下の場合にはインターフェース・コネクタ１の
読み出し信号コネクタ端子ＯＢとメモリチップ２の読み
出し／書き込み端子○Ｅ／Ｖｐｐとを接続するように切
り換え、上記書き込み電源コネクタ端子電圧が一定値を
越える場合には書き込み電源コネクタ端子ｖｐｐと読み
出し／書き込み端子ＯＥ／Ｖｐｐとを接続するように切
り換える。
）への入力電圧を検出する。切換回路１１は、電圧検出
回路１０で検出された書き込み電源コネクタ端子電圧が
一定値以下の場合にはインターフェース・コネクタ１の
読み出し信号コネクタ端子ＯＢとメモリチップ２の読み
出し／書き込み端子○Ｅ／Ｖｐｐとを接続するように切
り換え、上記書き込み電源コネクタ端子電圧が一定値を
越える場合には書き込み電源コネクタ端子ｖｐｐと読み
出し／書き込み端子ＯＥ／Ｖｐｐとを接続するように切
り換える。
第１図（ａ）、 （ｂｌはこの発明の一実施例に係るメ
モリカードの構成を示すブロック図である。図において
、１０は例えば商品名２７５１２のＥＰＲＯＭなどのメ
モリチップ２の書き込み動作を行うためのインターフェ
ース・コネクタ１の書き込み電源コネクタ端子ｖｐｐへ
の入力電圧を検出する電圧検出回路である。１１はこの
電圧検出回路１０で検出された書き込み電源コネクタ端
子電圧が一定値以下の場合にはメモリチップ２の読み出
し動作を行うためのインターフェース・コネクタ１の読
み出し信号コネクタ端子面とメモリチップ２の読み出し
／書き込み端子ＯＥ／Ｖｐｐとを接続するように切り換
え、上記書き込み電源コネクタ端子電圧が一定値を越え
る場合には書き込み電源コネクタ端子ｖｐ’ｐと読み出
し／書き込み端子ＯＥ／ＶｐＴ）とを接続するように切
り換える切換回路である。Ａｏ”Ａ＋ｓはアドレス信号
を入力するためのアドレス入力端子、Ｄ ｏ −Ｄ ７
はデータ信号を入出力するためのデータ端子、面はメモ
リチップ２を選択するチップイネーブル信号を入力する
ためのチップイネーブル端子である。
モリカードの構成を示すブロック図である。図において
、１０は例えば商品名２７５１２のＥＰＲＯＭなどのメ
モリチップ２の書き込み動作を行うためのインターフェ
ース・コネクタ１の書き込み電源コネクタ端子ｖｐｐへ
の入力電圧を検出する電圧検出回路である。１１はこの
電圧検出回路１０で検出された書き込み電源コネクタ端
子電圧が一定値以下の場合にはメモリチップ２の読み出
し動作を行うためのインターフェース・コネクタ１の読
み出し信号コネクタ端子面とメモリチップ２の読み出し
／書き込み端子ＯＥ／Ｖｐｐとを接続するように切り換
え、上記書き込み電源コネクタ端子電圧が一定値を越え
る場合には書き込み電源コネクタ端子ｖｐ’ｐと読み出
し／書き込み端子ＯＥ／ＶｐＴ）とを接続するように切
り換える切換回路である。Ａｏ”Ａ＋ｓはアドレス信号
を入力するためのアドレス入力端子、Ｄ ｏ −Ｄ ７
はデータ信号を入出力するためのデータ端子、面はメモ
リチップ２を選択するチップイネーブル信号を入力する
ためのチップイネーブル端子である。
次に動作について説明する。説明の都合上、インターフ
ェース・コネクタ１の書き込み電源コネクタ端子Ｖｌ）
Ｉ）への入力電圧（例えばリーダ装置やライタ装置など
の出力）は５Ｖと１２．５Ｖとがあるものとする。また
、電圧検出回路１ｏの電圧判定レヘルを５Ｖとする。例
えば、書き込み電源コネクタ端子電圧が５■の場合、電
圧検出回路１゜はそのコネクタ端子電圧が５ｖであるこ
とを検出し、第１図（ａ）に示すように切換回路１１を
制御し、読み出し信号コネクタ端子面と読み出し／書き
込み端子ＯＢ／Ｖｐｐとを接続する。一方、書き込み電
源コネクタ端子電圧が１２．５Ｖの場合、電圧検出回路
１０はそのコネクタ端子電圧が５■を越える電圧である
ことを検出し、第１図（ｂｌに示すように切換回路１１
を制御し、書き込み電源コネクタ端子Ｖｌ）ｐと読み出
し／書き込み端子ＯＢ／ｖｐｐとを接続する。
ェース・コネクタ１の書き込み電源コネクタ端子Ｖｌ）
Ｉ）への入力電圧（例えばリーダ装置やライタ装置など
の出力）は５Ｖと１２．５Ｖとがあるものとする。また
、電圧検出回路１ｏの電圧判定レヘルを５Ｖとする。例
えば、書き込み電源コネクタ端子電圧が５■の場合、電
圧検出回路１゜はそのコネクタ端子電圧が５ｖであるこ
とを検出し、第１図（ａ）に示すように切換回路１１を
制御し、読み出し信号コネクタ端子面と読み出し／書き
込み端子ＯＢ／Ｖｐｐとを接続する。一方、書き込み電
源コネクタ端子電圧が１２．５Ｖの場合、電圧検出回路
１０はそのコネクタ端子電圧が５■を越える電圧である
ことを検出し、第１図（ｂｌに示すように切換回路１１
を制御し、書き込み電源コネクタ端子Ｖｌ）ｐと読み出
し／書き込み端子ＯＢ／ｖｐｐとを接続する。
このように切換回路１１を制御すれば、メモリカード（
詳しくはインターフェース・コネクタ１）の書き込み電
源コネクタ端子Ｖｌｌ）ｐや読み出し信号コネクタ端子
ＯＥ、そしてその他の入出力端子からメモリカード内部
を見た場合、内部のＥＦＲＯＭが２７２５６のＥＦＲＯ
Ｍの場合でも、２７２１５のＥＰＲＯＭの場合でも同じ
仕様になり、メモリカード（ＲＯＭカード）の入出力信
号の統一を図ることが可能となり、従来例のような問題
点は解消される。切換回路１１を制御する切換信号を発
生する電圧検出回路１０は例えば電圧レヘルを検出する
レヘル検出器などで、二つの入力信号を切り換える切換
回路１１は例えばアナログスイッチなどで簡単に実現さ
れる。
詳しくはインターフェース・コネクタ１）の書き込み電
源コネクタ端子Ｖｌｌ）ｐや読み出し信号コネクタ端子
ＯＥ、そしてその他の入出力端子からメモリカード内部
を見た場合、内部のＥＦＲＯＭが２７２５６のＥＦＲＯ
Ｍの場合でも、２７２１５のＥＰＲＯＭの場合でも同じ
仕様になり、メモリカード（ＲＯＭカード）の入出力信
号の統一を図ることが可能となり、従来例のような問題
点は解消される。切換回路１１を制御する切換信号を発
生する電圧検出回路１０は例えば電圧レヘルを検出する
レヘル検出器などで、二つの入力信号を切り換える切換
回路１１は例えばアナログスイッチなどで簡単に実現さ
れる。
上記実施例によれば、２７５１２のＥＰＲＯＭを内蔵し
たメモリカードの仕様を２７２５６のＥＰＲＯＭを内蔵
したメモリカードの仕様に合わせることができ、また、
インターフェース・コネクタのレヘルで２７５１２のＢ
ＰＲＯＭや２７２５６のＥＰＲＯＭに依らない共通のイ
ンターフェースを持つＲＯＭカードを得ることができる
。
たメモリカードの仕様を２７２５６のＥＰＲＯＭを内蔵
したメモリカードの仕様に合わせることができ、また、
インターフェース・コネクタのレヘルで２７５１２のＢ
ＰＲＯＭや２７２５６のＥＰＲＯＭに依らない共通のイ
ンターフェースを持つＲＯＭカードを得ることができる
。
なお、上記実施例では１個のＥＰＲＯＭを内蔵したＲＯ
Ｍカードを示したが、ＥＰＲＯＭを複数個あってもよい
。また、上記実施例では電圧検出回路と切換回路とをＲ
ＯＭカードに内蔵した場合について説明したが、ＲＯＭ
カードとライタ装置等との間に設けるアダプタ・ボート
内に設置しても同様の効果を奏する。
Ｍカードを示したが、ＥＰＲＯＭを複数個あってもよい
。また、上記実施例では電圧検出回路と切換回路とをＲ
ＯＭカードに内蔵した場合について説明したが、ＲＯＭ
カードとライタ装置等との間に設けるアダプタ・ボート
内に設置しても同様の効果を奏する。
以上のように本発明によれば、書き込み電源コネクタ端
子への入力電圧を検出する電圧検出回路と、そのコネク
タ端子電圧が一定値以下の場合には読み出し信号コネク
タ端子とメモリチップの読み出し／書き込み端子とを接
続するように切り換え、そのコネクタ端子電圧が一定値
を越える場合には書き込み電源コネクタ端子と読み出し
／書き込み端子とを接続するように切り換える切換回路
とを設けて構成したので、内蔵するＥＰＲＯＭの種類に
関係なく、−船釣なＲＯＭカードと同一仕様のインター
フェース・コネクタが実現でき、したがって同一仕様の
ＲＯＭカード用のリーグ装置やライタ装置等と接続でき
、汎用性が高まるという効果が得られる。
子への入力電圧を検出する電圧検出回路と、そのコネク
タ端子電圧が一定値以下の場合には読み出し信号コネク
タ端子とメモリチップの読み出し／書き込み端子とを接
続するように切り換え、そのコネクタ端子電圧が一定値
を越える場合には書き込み電源コネクタ端子と読み出し
／書き込み端子とを接続するように切り換える切換回路
とを設けて構成したので、内蔵するＥＰＲＯＭの種類に
関係なく、−船釣なＲＯＭカードと同一仕様のインター
フェース・コネクタが実現でき、したがって同一仕様の
ＲＯＭカード用のリーグ装置やライタ装置等と接続でき
、汎用性が高まるという効果が得られる。
第１図（ａ）、 （ｂｌはこの発明の一実施例に係るメ
モリカードの構成を示すブロック図、第２図は従来のメ
モリカードの構成を示すブロック図、第３図は標準のイ
ンターフェース・コネクタの各端子に対する入出力信号
を示す図、第４図は２７２５６のＥＰＲＯＭと２７５１
２のＥＦＲＯＭとの対応を示す図、第５図ｆａｌは２７
２５６のＥＰＲＯＭの周辺回路図、第５図Ｃ：ｂ）は２
７５１２のＥＰＲＯＭの周辺回路図である。 １・・・インターフェース・コネクタ、２・・・メモリ
チップ、１０・・・電圧検出回路、１１・・・切換回路
、Ｖｌ）ｐ・・・書き込み電源コネクタ端子、０Ｅ＝−
−読み出し信号コネクタ端子、ＯＥ／Ｖｐｐ・・・読み
出し／書き込み端子。 代理人 大 岩 増 雄くほか２名）ｔ
。 ０ン 手続補正書（自発） １、事件の表示 特願昭６３−１２７４７６号２、発
明の名称 メモリカード ３、補正をする者 代表者志岐守哉 ５、補正の対象 発明の詳細な説明の欄。 ６ 補正の内容 （１）明細書第４頁第５行目「５１２ピツ１への」とあ
るのをｒ５１２にビットの」と補正する。 （２）同書第９頁第１１行目乃至第１２行目［２７２１
５のＥＰＲＯＭＪとあるのをｒ２７５１２のＥＰＲＯＭ
Ｊ と補正する。 以」ニ
モリカードの構成を示すブロック図、第２図は従来のメ
モリカードの構成を示すブロック図、第３図は標準のイ
ンターフェース・コネクタの各端子に対する入出力信号
を示す図、第４図は２７２５６のＥＰＲＯＭと２７５１
２のＥＦＲＯＭとの対応を示す図、第５図ｆａｌは２７
２５６のＥＰＲＯＭの周辺回路図、第５図Ｃ：ｂ）は２
７５１２のＥＰＲＯＭの周辺回路図である。 １・・・インターフェース・コネクタ、２・・・メモリ
チップ、１０・・・電圧検出回路、１１・・・切換回路
、Ｖｌ）ｐ・・・書き込み電源コネクタ端子、０Ｅ＝−
−読み出し信号コネクタ端子、ＯＥ／Ｖｐｐ・・・読み
出し／書き込み端子。 代理人 大 岩 増 雄くほか２名）ｔ
。 ０ン 手続補正書（自発） １、事件の表示 特願昭６３−１２７４７６号２、発
明の名称 メモリカード ３、補正をする者 代表者志岐守哉 ５、補正の対象 発明の詳細な説明の欄。 ６ 補正の内容 （１）明細書第４頁第５行目「５１２ピツ１への」とあ
るのをｒ５１２にビットの」と補正する。 （２）同書第９頁第１１行目乃至第１２行目［２７２１
５のＥＰＲＯＭＪとあるのをｒ２７５１２のＥＰＲＯＭ
Ｊ と補正する。 以」ニ
Claims (1)
- 情報を記憶するメモリチップと、このメモリチップの各
端子を外部装置に接続するためのインターフェース・コ
ネクタとを備えたメモリカードにおいて、上記メモリチ
ップの書き込み動作を行うための上記インターフェース
・コネクタの書き込み電源コネクタ端子への入力電圧を
検出する電圧検出回路と、この電圧検出回路で検出され
た書き込み電源コネクタ端子電圧が一定値以下の場合に
は上記メモリチップの読み出し動作を行うための上記イ
ンターフェース・コネクタの読み出し信号コネクタ端子
と上記メモリチップの読み出し／書き込み端子とを接続
するように切り換え、上記書き込み電源コネクタ端子電
圧が一定値を越える場合には上記書き込み電源コネクタ
端子と上記読み出し／書き込み端子とを接続するように
切り換える切換回路とを設けたことを特徴とするメモリ
カード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127476A JPH01296482A (ja) | 1988-05-24 | 1988-05-24 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127476A JPH01296482A (ja) | 1988-05-24 | 1988-05-24 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01296482A true JPH01296482A (ja) | 1989-11-29 |
Family
ID=14960880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63127476A Pending JPH01296482A (ja) | 1988-05-24 | 1988-05-24 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01296482A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8230156B2 (en) | 1997-08-08 | 2012-07-24 | Kabushiki Kaisha Toshiba | Method for controlling non-volatile semiconductor memory system |
-
1988
- 1988-05-24 JP JP63127476A patent/JPH01296482A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8230156B2 (en) | 1997-08-08 | 2012-07-24 | Kabushiki Kaisha Toshiba | Method for controlling non-volatile semiconductor memory system |
| US8756401B2 (en) | 1997-08-08 | 2014-06-17 | Kabushiki Kaisha Toshiba | Method for controlling non-volatile semiconductor memory system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62121979A (ja) | 集積回路メモリ | |
| JPS6051199B2 (ja) | 半導体装置 | |
| KR870006466A (ko) | 컴퓨터용의 프로그램 지정 가능한 입력/출력 어드레스 제공회로 | |
| JPH04178114A (ja) | 電子機器 | |
| JPH03144879A (ja) | 携帯型半導体記憶装置 | |
| JPH01296482A (ja) | メモリカード | |
| US5373467A (en) | Solid state memory device capable of providing data signals on 2N data lines or N data lines | |
| US5222232A (en) | Apparatus and method for monitoring prom access in a microcomputer | |
| JPS61248298A (ja) | Ｐｒｏｍ回路 | |
| JPS6393059A (ja) | メモリカ−ド | |
| JPS61138387A (ja) | Ｉｃカ−ド | |
| JPH01118974A (ja) | カードモジュール | |
| JPS63305444A (ja) | 記憶装置 | |
| JPH0426312B2 (ja) | ||
| JPS62235663A (ja) | メモリ装置 | |
| MXPA99008573A (en) | Integrated circuit and method for testing the same | |
| JPS62168248A (ja) | メモリ装置 | |
| JPH0328716A (ja) | 計器 | |
| KR880001219B1 (ko) | 컴퓨터 오동작 방지 인터페이스 회로 | |
| JPS61143808A (ja) | シ−ケンス制御装置のビツトモデイフアイ回路 | |
| JPH0214340A (ja) | Ｉｃカードの選択方法 | |
| JPH01194052A (ja) | ディジタル信号処理プロセッサのデータ入出力回路 | |
| JPH03110692A (ja) | Ｉｃカード | |
| JPH03194681A (ja) | Ｉｃカード | |
| JPH01128132A (ja) | 電子計算機 |