JPH03110692A

JPH03110692A - Ｉｃカード

Info

Publication number: JPH03110692A
Application number: JP1247977A
Authority: JP
Inventors: Yuji Uramoto; 浦本　雄次
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-09-26
Filing date: 1989-09-26
Publication date: 1991-05-10
Anticipated expiration: 2013-02-25
Also published as: JP2719419B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はＩＣカードに関し、特にメモリと、該メモリに
アクセスするＣＰＵを内蔵し、コネクタによりホスト機
器に着脱可能に接続されるＩＣカードに関するものであ
る。

［従来の技術］パーソナルコンピュータ、ワードプロセッサ等のホスト
機器の外部記憶装置に、取り扱いの容易さ及びアクセス
速度の速さからフロッピーディスク装置に代わるものと
してメモリカードと呼ばれるＩＣカードが利用されてい
る。このメモリカードは単なるホスト機器の外部記憶装
置としてランダムアクセスメモリ（ＲＡＭ）あるいはリ
ードオンリメモリ（ＲＯＭ）のみを内蔵し、ホスト機器
のＣＰＵがコネクタを介してメモリにアクセスするよう
になっている。

しかしながらこのようなメモリカードでは、ホスト機器
に接続されていないカード単体の状態では何のデータ処
理も行なえず、処理データを見ることもできない。そこ
でメモリにアクセスしてデータ処理を行なうＣＰＵ、Ｃ
ＰＵにデータ入力を行なうためのキーバッド、及び処理
データを表示する表示器をメモリと共に設けたビジュア
ルＩＣカードと呼ばれるカードが開発されてきている。

この様なビジュアルＩＣカードでホスト機器にデータ転
送を行なう場合には、ホスト機器の送信要求に対してカ
ードのＣＰＵがメモリのデータを加工し、シリアルデー
タとしてホスト機器に送信する方法が取られている。即
ちホスト機器のｃＰＵはＩＣカードのＣＰＵを介してＩ
Ｃカードのメモリにアクセスする。

［発明が解決しようとする課題］しかしながら、このようにホスト機器のＣＰＵがＩＣカ
ードのＣＰＵを介してＩＣカードのメモリにアクセスす
る構成ではデータの転送速度が遅く、扱うデータ量が多
いとデータ転送にかなりの時間がかかってしまう。また
、ホスト機器のｃＰＵが所望のタイミングで頻繁にＩＣ
カードのデータにアクセスできないため、ホスト機器の
ＩＣカードを用いるアプリケーションがかなり制限され
てしまうという欠点がある。

そこで本発明の課題は、この種のＩＣカードにおいて、
ＩＣカードがホスト機器に接続された場合にホスト機器
のＣＰＵがＩＣカードのメモリに直接にアクセスできる
ようにすることにある。

［課題を解決するための手段］上記の課題を解決するため本発明によれば、メモリと、
該メモリにアクセスするＣＰＵを内蔵し、コネクタによ
りホスト機器に着脱可能に接続されるＩＣカードにおい
て、該ＩＣカードがホスト機器に接続されているか否か
を検出する手段と、該検出手段の出力に応じて前記メモ
リの接続を切り換え、ＩＣカードがホスト機器に接続さ
れた場合は前記メモリをＩＣカードのコネクタに接続し
、ＩＣカードがホスト機器に接続されていない場合は前
記メモリをＩＣカードのＣＰＵに接続する手段を設けた
構成を採用した。このＩＣカードの構成を第１図に示し
である。同図において、１はメモリ、２はＣＰＵ、３は
コネクタ、４はＩＣカードがホスト機器に接続されてい
るか否かを検出する接続検出手段、５は接続検出手段４
の出力に応じて上記のようにメモリ１の接続を切り換え
る接続切り換え手段である。

［作　用］このような構成によれば、ＩＣカードがホスト機器に接
続された場合はＩＣカードのメモリがＩＣカードのコネ
クタに接続され、ホスト機器に直接的に接続されるので
ホスト機器のＣＰＵはＩＣカードのメモリに直接アクセ
スできる。またＩＣカードがホスト機器に接続されてい
ない場合はメモリがＩＣカードのＣＰＵに接続されるの
で、ＩＣカードのＣＰＵはメモリにアクセスしてデータ
処理を行なえる。

［実施例］以下、図を参照して本発明の実施例の詳細を説明する。

第２図は本発明の実施例によるＩＣカードの構成を示し
ている。全体を符号１ｏで示すＩＣカードはメモリｌｌ
ａ、ｌｌｂと、これにアクセスしてデータ処理を行なう
ＣＰＵ　（以下、不図示のホスト機器のＣＰＵと区別す
るためにカードＣＰＵという）１２を内蔵しており、コ
ネクタ１３により不図示のホスト機器に対して着脱可能
に接続される。メモリｌｌａはデータメモリとしてカー
ドＣＰＵ１２とホスト機器のＣＰＵ　（以下ホストＣＰ
Ｕという）に共用されるメモリで、通常はＲＡＭで構成
される。又メモリｆｌｂはプログラムメモリとしてカー
ドＣＰＵ１２の制御プログラムが格納されており、ＲＯ
Ｍから構成されている。

又ＩＣカード１０にはキー操作でカードＣＰＵ１２にデ
ータを入力するためのキー人力部１７と、処理データを
表示する液晶表示器等から成る表示器１８が設けられて
いる。

更に本実施例のＩＣカード１０には本発明に関わる構成
として接続検出回路１４及び接続切り換え回路１５が設
けられている。接続検出回路１４は、ＩＣカード１０が
コネクタ１３により不図示のホスト機器に接続されてい
るか否かを検出する回路である。接続検出回路１４に対
してコネクタ１３の所定の接続端子の信号が入力され、
この信号の電圧レベルはコネクタ１３が不図示のホスト
機器のコネクタに接続されているか否かにより異なるも
のとし、この入力信号のレベルにより接続検出回路１４
はＩＣカード１０がホスト機器に接続されているか否か
を検出するものとする。そして接続検出回路１４は接続
検出信号ＤＥＴをカードＣＰＵ１２に出力する。ここで
はＩＣカード１０がホスト機器に接続されていることを
検出した場合の接続検出信号ＤＥＴは「１」とし、接続
されていない場合の接続検出信号ＤＥＴは「０」とする
。

一方、接続切り換え回路１５は、メモリｌｌａをカード
ＣＰＵ１２又はコネクタ１３に切り換えて接続する回路
であり、バストランシーバ素子などから構成される。具
体的には接続切り換え回路１５はメモリｌｌａにアクセ
スするためのバス（データバス、アドレスバス）１６ｂ
及びリード信号ＲＤやライト信号ＷＲ等の制御信号用の
信号線１９ｂをカードＣＰＵ１２側のバス１６ｃ及び制
御用信号線１９ｃ、あるいはコネクタ１３側のバス１６
ａ及び制御用信号線１９ａに切り換えて接続する。接続
切り換え回路１５による前記の接続の切り換えはカード
ＣＰＵ１２から接続切り換え回路１５に出力される選択
信号ＳＥＬにより制御される。ここでは選択信号ＳＥＬ
が「０」の場合には接続切り換え回路１５はメモリｌｌ
ａをコネクタ１３側に接続し、選択信号ＳＥＬが「１」
の場合はメモリｌｌａをカードＣＰＵ１２側に接続する
ものとする。

このような構成の下にカードＣＰＵ１２は接続検出回路
１４から入力される接続検出信号ＤＥＴに応じて選択信
号ＳＥＬを変化させて接続切り換え回路１５を制御し、
ＩＣカード１０がホスト機器に接続されている場合はメ
モリｌｌａをコネクタ１３側に接続させ、ＩＣカード１
０がホスト機器に接続されてない場合はメモリｌｌａを
カードＣＰＵ１２側に接続させる。

このようなカードＣＰＵ１２の制御処理はプログラムメ
モリｌｌｂに格納された制御プログラムに従って第３図
に示す手順で以下のように行なわれる。

即ちまず第３図のステップＳ１ではキー人力部１７のキ
ースキャンを行ない、キー人力があるか否かを調べる。

キー人力があフた場合にはステップＳ２でキー人力に応
じた処理を行ない、その後ステップＳ１に戻る。

一方、キー人力が無かった場合はステップＳ３で表示部
１８によるデータの表示処理を行なった後、ステップＳ
４で接続検出信号ＤＥＴが「１」か「０」かを調べる。

そして接続検出信号ＤＥＴが「１」の場合、即ちＩＣカ
ード１０がホスト機器に接続されている場合は、ステッ
プＳ５で選択信号ＳＥＬを「Ｏ」として接続切り換え回
路１５によりメモリｌｌａをコネクタ１３側、即ちホス
トＣＰＵ側に接続させる。勿論この場合メモリ１１ａと
カードＣＰＵ１２の間は遮断され、これによりカードＣ
ＰＵ１２はホスト機器に接続されず、ホスト機器側が保
護される。ステップＳ５の後はステップＳ１に戻る。

一方、接続検出信号ＤＥＴが「０」の場合、即ちＩＣカ
ード１０がホスト機器に接続されていない場合は、ステ
ップＳ６で選択信号ＳＥＬを「１」にして接続切り換え
回路１５によりメモリ１１ａをカードＣＰＵ１２側に接
続させ、その後ステップＳ１に戻る。

以上のように本実施例のＩＣカード１０によれば、ＩＣ
カード１０がホスト機器に接続されている場合はメモリ
ｌｌａがコネクタ１３側に接続され、ホストＣＰＵに接
続されるので、ホストＣＰＵはメモリｌｌａに直接アク
セスでき、カードＣＰＵを介してアクセスしていた従来
に比べてアクセス速度を飛躍的に向上できる。又ホスト
ＣＰＵがメモリｌｌａに対して所望のタイミングで頻繁
にアクセスできるので、ホスト機器に自由なアプリケー
ションが提供できる。

またＩＣカード１０がホスト機器に接続されていない場
合はメモリｌｌａはカードＣＰＵ１２に接続されるので
、カードＣＰＵ１２はメモリ１１ａにアクセスしてデー
タ処理を行なえ、ＩＣカード１０単体でデータ処理を行
なえる。

なおＩＣカード１０がホスト機器に接続されている場合
にカードＣＰＵ１２はメモリｌｌａに対して接続を遮断
されてアクセスできず、データ処理を行なえないが、一
般的にＩＣカードがホスト機器に接続された状態ではＩ
Ｃカード全体がホスト機器の筐体内に収容され、ＩＣカ
ードのキー人力は行なえず、表示も見えず、ＩＣカード
単体でデータ処理を行なう意味がなくなるので問題はな
い。

また上記の構成ではメモリＩｆａのみについて接続の切
り換えを行なうものとしたが、ホストＣＰＵがプログラ
ムメモリｉｔｂに格納されているプログラムデータなど
に直接アクセスする必要がある場合もあり得るので、プ
ログラムメモリ１１ｂについても上記と同様に接続の切
り換えを行なうことが考えられる。この場合ＩＣカード
１０がホスト機器に接続された際にカードＣＰ　Ｕ　１
．２とプログラムメモリｌｌｂの間が遮断されるので、
接続切り換えの制御をプログラムメモリＩｌｂの制御プ
ログラムにより行なうことはできない。

従ってこの場合は接続検出回路１４の接続検出信号ＤＥ
Ｔを選択信号ＳＥＬの代りに接続切り換え回路１５に人
力し、接続検出信号ＤＥＴにより接続切り換え回路１５
が制御されて接続の切り換えを行なうようにすれば良い
。

［発明の効果］以上の説明から明らかなように本発明によれば、メモリ
と、該メモリにアクセスするＣＰＵを内蔵し、コネクタ
によりホスト機器に着脱可能に接続されるＩＣカードに
おいて、該ＩＣカードがホスト機器に接続されているか
否かを検出する手段と、該検出手段の出力に応じて前記
メモリの接続を切り換え、ＩＣカードがホスト機器に接
続された場合は前記メモリをＩＣカードのコネクタに接
続し、ＩＣカードがホスト機器に接続されていない場合
は前記メモリをＩＣカードのＣＰＵに接続する手段を設
けた構成を採用したので、ＩＣカードがホスト機器に接
続された場合はＩＣカードのメモリがホスト機器に直接
的に接続され、ホスト機器のＣＰＵはＩＣカードのメモ
リに直接アクセスでき、アクセス速度を飛躍的に向上で
きると共に、所望のタイミングで頻繁にアクセスできる
のでホスト機器に自由なアプリケーションが提供できる
。またＩＣカードがホスト機器に接続されていないＩＣ
カード単体の状態ではＩＣカードのメモリが同カードの
ＣＰＵに接続されるので、同ＣＰＵはメモリにアクセス
してデータ処理を行なえるという優れた効果が得られる
。

【図面の簡単な説明】

第１図は本発明のＩＣカードの基本的な構成を示すブロ
ック図、第２図は本発明の実施例によるＩＣカードの具
体的な構成を示すブロック図、第３図は第２図中のカー
ドＣＰＵによるメモリの接続切り換え処理の手順を示す
流れ図である。１・・・メモリ　　　　　　　２・・・ＣＰＵ３・・・
コネクタ　　　　　４・・・接続検出手段５・・・接続
切り換え手段　１０・・・ＩＣカード１１ａ、ｌ１ｂ−
・−メモリ１２・・・カードＣＰＵ　　　１３・・・コネクタ１４
・・・接続検出回路１５・・・接続切り換え回路１７・・・キー人力部　　　１８・・・表示部ＩＣカー
Ｖ／）ｊｌｌ＄ｆＪ’Ｖ？ｊＪｈＡＬＴ＋’４フ”（’
ｙ’７　ｆｆｉ第２図

Claims

【特許請求の範囲】

１）メモリと、該メモリにアクセスするＣＰＵを内蔵し
、コネクタによりホスト機器に着脱可能に接続されるＩ
Ｃカードにおいて、該ＩＣカードがホスト機器に接続さ
れているか否かを検出する手段と、該検出手段の出力に
応じて前記メモリの接続を切り換え、ＩＣカードがホス
ト機器に接続された場合は前記メモリをＩＣカードのコ
ネクタに接続し、ＩＣカードがホスト機器に接続されて
いない場合は前記メモリをＩＣカードのＣＰＵに接続す
る手段を設けたことを特徴とするＩＣカード。