JPH0128947B2 - - Google Patents
Info
- Publication number
- JPH0128947B2 JPH0128947B2 JP56212530A JP21253081A JPH0128947B2 JP H0128947 B2 JPH0128947 B2 JP H0128947B2 JP 56212530 A JP56212530 A JP 56212530A JP 21253081 A JP21253081 A JP 21253081A JP H0128947 B2 JPH0128947 B2 JP H0128947B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- information
- output
- supplied
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010365 information processing Effects 0.000 claims description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 239000003086 colorant Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
- G06F3/0484—Interaction techniques based on graphical user interfaces [GUI] for the control of specific functions or operations, e.g. selecting or manipulating an object, an image or a displayed text element, setting a parameter value or selecting a range
- G06F3/04845—Interaction techniques based on graphical user interfaces [GUI] for the control of specific functions or operations, e.g. selecting or manipulating an object, an image or a displayed text element, setting a parameter value or selecting a range for image manipulation, e.g. dragging, rotation, expansion or change of colour
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
- A63F13/00—Video games, i.e. games using an electronically generated display having two or more dimensions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
- G06F3/0487—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser
- G06F3/0489—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using dedicated keyboard keys or combinations thereof
- G06F3/04897—Special input arrangements or commands for improving display capability
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Controls And Circuits For Display Device (AREA)
- Processing Or Creating Images (AREA)
- Digital Computer Display Output (AREA)
Description
本発明は画像情報処理装置に関し、特にマイク
ロコンピユータ等の演算処理装置を用いてその演
算処理結果を画像表示させるための画像情報処理
装置に関するものである。 従来、マイクロコンピユータ等を応用しCRT
（Cathode Ray Tube）やテレビジヨン受像機等
の画像表示装置に演算結果を画像表示させるもの
の１つに第１図に示す様なビデオゲームや視聴覚
学習機器等があつた。ビデオゲームにおいてはゲ
ームの対象者が、画像表示装置１に映された画像
に応じて判断を行い、その判断に従つてスイツチ
やポテンシヨメータ等によつて構成される情報入
力装置２を操作する。この入力装置２により得ら
れた情報はデコーダ３によつてデイジタル情報処
理が可能な信号形態にされ、例えばマイクロコン
ピユータよりなる制御装置４に供給される。マイ
クロコンピユータはCPU（中央演算処理装置）５
を主構成とし、ROM等からなる記録手段（プロ
グラムメモリ）６にあらかじめ記憶されたプログ
ラムに基づいてデコーダ３により供給された情報
を処理する。CPU５は所定の演算処理の結果を
ゲーム展開を表示する画像として構成し演算結果
をビデオメモリ７に順次書き込んでいる。このビ
デオメモリ７は画像表示装置１の表示画像領域に
おける表示画素にそれぞれ対応した多数のメモリ
エレメントにより構成されている。 ビデオジエネレータ８はビデオメモリ７の内容
に応じた画像を画像表示装置１に表示し、ゲーム
展開を表示する。 かかる構成を有するビデオゲームの様な画像情
報処理装置にあつては、プログラムメモリの記録
容量や演算処理時間等の制約から高度なプログラ
ムの実行をする事は困難であつた。そこで第２図
に示す様に外部メモリ装置９を付加し、プログラ
ムメモリの容量の負担を軽減し、高度なプログラ
ムの実行を可能としたものが提奨されている。こ
の様に改良された情報処理装置について以下ビデ
オゲーム装置を例にとつて以下図に従つて説明す
る。尚、第１図と同一部分は同一符号を付し説明
を省略する。 外部メモリ装置９は磁気デイスク装置やVTR
（ビデオテープレコーダ）やVDP（ビデオデイス
クプレーヤ）等が用いられる。外部メモリ装置９
における情報記録媒体には、ゲームの展開に直接
寄与しない情報すなわち表示画像における背景像
やメツセージ情報等の２次的な表示画像情報を記
憶させておく。そしてCPU５の指令信号に応じ
て適当な２次的な表示画像情報を選択する。選択
された２次的な表示画像情報は、CPU５を介し
てビデオメモリ７に書き込まれる。CPU５にお
いてプログラムに従つてデコーダ３からの信号に
応じて演算処理されたゲームの展開に直接寄与す
る１次的な表示画像情報は、ビデオメモリ７内で
この２次的な画像情報と画像合成される。尚外部
メモリ９から読み出された情報信号はCPU５を
介さず点線で示す矢印の如くビデオジエネレータ
に入力し、ここで処理された１次的な表示画像情
報と直接合成されてもよい。この場合はビデオジ
エネレータ８内に含まれる同期信号発生器（図示
せず）と読み出された２次的は表示画像情報の同
期信号との同期確立を周知技術により達成する必
要がある。 この様なビデオゲーム装置は、特開昭54−
108748号公報（特願昭53−15235）の明細書中に
記載されている。当該改良された技術に係るビデ
オゲームにおいては、画像情報信号のうちゲーム
展開に直接寄与しない２次的な表示画像情報をプ
ログラムメモリとは異なる外部メモリに記憶させ
ているため、プログラムメモリの負担が軽減され
る。これに伴い、制御装置は多くのステツプを要
する高度なプログラムの記憶及びその実行が可能
となるのである。 しかしながら、更に高度なプログラムの実行を
可能とするためには、より一層プログラムメモリ
及びCPU内での処理内容の負担を軽減すること
が強く要望されており、同時にプログラムメモリ
の負担を軽減することに起因するコストの大幅な
上昇は許されないものであつた。 本発明の目的は上記解決課題を克服し、大幅な
コストの上昇を招くことなく高度なプログラムの
実行が可能な画像情報処理装置を提供することで
ある。 本発明による画像情報処理装置は、外部メモリ
から画像表示用モニタに直接入力される情報の少
くとも１部に基づいて演算処理をなすようにし、
更に必要に応じて演算処理結果をモニタへの入力
情報に合成するようにしてなることを特徴として
いる。 以下に図面に基づき本発明を説明する。 第３図は本発明の実施例のブロツク図であり、
外部メモリ装置としてVDPを使用した場合の例
である。尚、第２図と同等部分は同一符号を付し
説明は省略する。 外部メモリとして使用されるビデオデイスクに
は、カラービデオ信号がFM（周波数変調）され
て記憶されている。外部メモリ９としてのVDP
出力は復調回路１０に供給される。外部メモリ装
置９はCPU５よりの制御信号に応じて動作が制
御される。復調回路１０の出力は、ビデオジエネ
レータ８及び検出器１１に供給されている。検出
器１１にはさらに参照信号発生回路１２の出力及
びCPU５からのタイミング信号が入力されてい
る。一方、復調器からは、再生カラービデオ情報
の同期信号が出力され、CPU５に供給されてい
る。 以下動作について詳説する。ビデオデイスクか
ら再生したFMカラービデオ信号は復調回路１０
内において一担FM復調され、同期信号が分離さ
れた後この同期信号を適当な形にデコードして
CPU５に供給する事によつて外部メモリ装置９
とCPUにより演算処理された出力との同期確立
が図られている。 さらに復調回路１０においては、カラービデオ
信号はビデオにおける３原色であるＲ（赤）、Ｇ
（緑）、Ｂ（青）の各情報信号に分離される。分離
されたRGB情報信号は、ビデオジエネレータ８
に供給され、ここでCPU５により演算された画
像情報と合成され画像表示装置１に画像を表示し
ている。 一方、RGB情報信号はさらに検出器１１に供
給されており、参照信号発生回路１２よりの参照
信号と比較され、CPU５より供給される所定の
タイミングにおける画像の色相の検出がなされて
いる。また、ビデオジエネレータ８においては復
調回路１０の出力とCPU５からの演算出力とが
直接合成されている。 第４図は検出回路１１の具体的構成例を表すも
のである。すなわち、復調回路１０から出力され
るRGB情報信号は並列に接続されたアンドゲー
ト１３ａ〜１３ｈにより構成される第１ゲート列
１３にそれぞれ供給されている。各ゲート１３ａ
〜１３ｈへは必要な順に従つてインバータを介し
て入力されており、RGB情報のパターンに応じ
てアンドゲート１３ａ〜１３ｈのいずれか１つが
論理“１”を出力しその他のゲートはすべて論理
“φ”を出力する様になつている。アンドゲート
１３ａ〜ｈの出力は詳細な説明末尾の真理値表に
示す通りである。第１ゲート列１３の各出力はそ
れぞれ第２ゲート列１４を構成するアンドゲート
１４ａ〜１４ｈの１方の入力端子に供給されてい
る。このアンドゲート１４ａ〜１４ｈの他方の入
力端子には参照信号発生回路１２の出力が供給さ
れている。参照信号発生回路１２の出力パターン
はCPU５よりの制御信号により決定される。ア
ンドゲート１４ａ〜１４ｈの各出力端子はすべて
OR回路１５の入力端子に接続され、OR回路１
５の出力はCPU５からのタイミング情報信号を
一方の入力とするアンドゲート１６の他の入力に
供給されている。このアンドゲート１６の出力は
指令信号としてCPU５へ供給されている。 次に本検出回路の動作の一例を説明する。例え
ば、外部メモリ９が赤色に対応したカラービデオ
情報を出力している場合には、復調回路１０の
RGB情報出力は上記真理値表中のＡで示すパタ
ーンになる。従つて第１ゲート列１３のアンドゲ
ート１３ｄのみが論理“１”を出力しその他のア
ンドゲートはすべて論理“φ”を出力する。ここ
でCPU５からの制御信号に応じて参照信号発生
回路１２の出力のうちアンドゲート１４ｄに供給
しているもののみ論理“１”にし、他を論理
“φ”に対応させておくとすると、アンドゲート
１４ｄは論理が成立し論理“１”を出力すること
になる。参照信号発生回路１２の出力をこの状態
に維持しておくと外部メモリ９が赤色に対応した
情報を出力するごとにOR回路１５から論理
“１”に対応した出力がアンドゲート１６の１入
力に供給されている。参照信号供給手段１１の出
力は検出したい色に応じて出力パターンが制御さ
れる。ここで、アンドゲート１６の他方の入力か
らは復調回路１０より供給される同期信号に応じ
てCPU５が決定し出力する所定期間のみ論理
“１”に対応した信号が供給されている。 アンドゲート１６が論理“１”に対応した信号
を出力するとCPU５へ指令信号が供給されCPU
５内で所定の処理がされる。復調回路１０からの
出力は、ビデオジエネレータ８内において第５図
に示す様なビデオスイツチ１７によりCPU５か
らの画像情報と合成される。すなわち、通常スイ
ツチ１７内のスイツチ素子１７ａ〜ｃは復調回路
から供給されるRGB情報信号側を選択している
が、CPU５からの出力内にRGB情報のいずれか
が供給されると、この事をOR回路１８が検出
し、この期間各素子１７ａ〜ｃをCPU５からの
RGB情報を選択する様に切り換るのである。 尚、制御信号を一定期間毎に順次参照信号発生
回路１２に供給し、順次アンドゲート１４ａ〜１
４ｈの入力を論理“１”に対応させてゆきアンド
ゲート１６に供給するタイミング信号をその期間
論理“１”に対応させておけば、アンドゲート１
６の出力が発生するタイミングによつてその時の
色が検出可能である。 また、参照信号発生回路１２の出力は、論理
“１”に対応する信号が第２ゲート列１４に複数
供給されてもよい。 本発明を応用したゲーム装置を図に従つてより
具体的に説明する。 第６図は外部メモリ装置９より供給される画像
情報により画像表示装置１に再生される画面であ
る。画面上に現われているターゲツト１９ａ〜ｄ
はそれぞれ異つた色をしており、時間の経過に伴
つてアトランダムに移動するものである。またタ
ーゲツト１９ａ〜ｄの色は背景の色とも異なる。
第７図はCPU５により供給される画像情報によ
り作成される画面であり、左上角に得点を表す得
点表示部２０ａ、中央にカーソル部２０ｂを現わ
す。得点表示部２０ａには、ゲーム展開に従つて
得られた得点が表示され、カーソル部２０ｂは、
入力装置３の操作により画面上を自由に移動する
ことが可能である。 第８図ａは外部メモリ装置９の画像とCPU５
からの画像が合成されたものである。ここで走査
線Ｘについてみてみると、例えばターゲツト１９
ｃをを赤色とすると復調回路１０のRGB情報信
号は第８図ｂ〜ｄに示すようになる。今、参照信
号供給手段１２の出力が赤色を検出する様にセツ
トされていると、OR回路１５より出力信号が第
８図ｅに示される様に得られ、アンドゲート１６
の一方の入力に供給されている。 ここで、カーソル２０ｂの位置に応じてCPU
５よりタイミング信号（第８図ｆ）がアンドゲー
ト１６の他方の入力に供給されるが、OR回路１
５の出力信号と論理が成立しない為、指令信号は
発生しない（第８図ｇ参照）。 一方第９図ａに示す様に、カーソル部２０ｂを
ターゲツト１９ｃ上に位置させると、タイミング
信号（第９図ｆ参照）の発生タイミングが変化
し、指令信号が得られる（第９図ｇ参照）。この
指令信号はCPU５に供給され、ゲームの得点が
カウントされ得点表示部２０ａに表示されている
得点が変化する（第９図ａ参照）。また、先に述
べた手法により色を検出して、ターゲツトごとに
得点の値を変える事も可能である。同様に特定の
色をしたターゲツトにカーソル部２０ｂが当ると
ゲームが終了する様に構成する事も同様に可能で
ある。 また上記実施例においては、ビデオゲーム装置
について説明したが、学習機器等においても同様
に本発明を適用できる。 例えば、特開昭54−157027（特願昭53−65371）
に記載された様な装置において、問題の答を入力
する際、第１０図に示す様に選択枝の前にそれぞ
れ色の異なるターゲツト２１ａ〜ｃを表示させて
おいて、カーソル２０ｂをどの位置に合わせるか
によつて、解答者の答をCPUに確認させること
が可能である。 さらに、外部メモリ装置より得られる情報は輝
度、明度、彩度が任意なカラービデオ情報であつ
てもよく、また白黒情報信号であつても良い。前
者の場合には、RGB情報信号のレベルを所定の
比較レベルでスライスしたものを検出回路に供給
すればよい。 叙上の如く本発明によれば、従来技術において
は、常時背景等の２次的画像情報信号をCPU内
での演算に基いて画像を構成し表示していたのを
外部メモリによつてCPU内での演算とは直接関
係することなしに表示可能となつたのみならず、
ゲーム等に直接関与する１次的画像情報をも外部
メモリに記憶させる事が可能である。 尚、実施例における検出回路、参照信号発生回
路の機能をCPU内での演算処理により達成する
ことによつても同様の効果が得られることは明白
である。 また、ターゲツトとカーソルの一致をCPU外
で検出可能であるため、CPU内における処理時
間に余裕が生じ更に複雑で高度なプログラムの実
行が可能となり、それに伴うコストの大幅な上昇
もない。更に、ビデオデイスク等の外部メモリ装
置における記録媒体を交換するのみで、ゲーム展
開等の情報処理に直接関連する内容の変更を行う
ことができる利点もある。更にはまた、外部メモ
リによるモニタ出力の一部を導出してこれを用い
て画像情報処理を検出器を含むCPU内にて行う
ものであるから、現実にモニタ上に表示された情
報の検出処理が可能となつて検出結果と表示情報
との時間的ずれがほとんどなくなり、情報処理の
正確さが図れるという絶大なる効果を招来するこ
ととなるものである。 尚、上記構成例は単なる例示にすぎず種々の改
変が可能であることは明らかである。
ロコンピユータ等の演算処理装置を用いてその演
算処理結果を画像表示させるための画像情報処理
装置に関するものである。 従来、マイクロコンピユータ等を応用しCRT
（Cathode Ray Tube）やテレビジヨン受像機等
の画像表示装置に演算結果を画像表示させるもの
の１つに第１図に示す様なビデオゲームや視聴覚
学習機器等があつた。ビデオゲームにおいてはゲ
ームの対象者が、画像表示装置１に映された画像
に応じて判断を行い、その判断に従つてスイツチ
やポテンシヨメータ等によつて構成される情報入
力装置２を操作する。この入力装置２により得ら
れた情報はデコーダ３によつてデイジタル情報処
理が可能な信号形態にされ、例えばマイクロコン
ピユータよりなる制御装置４に供給される。マイ
クロコンピユータはCPU（中央演算処理装置）５
を主構成とし、ROM等からなる記録手段（プロ
グラムメモリ）６にあらかじめ記憶されたプログ
ラムに基づいてデコーダ３により供給された情報
を処理する。CPU５は所定の演算処理の結果を
ゲーム展開を表示する画像として構成し演算結果
をビデオメモリ７に順次書き込んでいる。このビ
デオメモリ７は画像表示装置１の表示画像領域に
おける表示画素にそれぞれ対応した多数のメモリ
エレメントにより構成されている。 ビデオジエネレータ８はビデオメモリ７の内容
に応じた画像を画像表示装置１に表示し、ゲーム
展開を表示する。 かかる構成を有するビデオゲームの様な画像情
報処理装置にあつては、プログラムメモリの記録
容量や演算処理時間等の制約から高度なプログラ
ムの実行をする事は困難であつた。そこで第２図
に示す様に外部メモリ装置９を付加し、プログラ
ムメモリの容量の負担を軽減し、高度なプログラ
ムの実行を可能としたものが提奨されている。こ
の様に改良された情報処理装置について以下ビデ
オゲーム装置を例にとつて以下図に従つて説明す
る。尚、第１図と同一部分は同一符号を付し説明
を省略する。 外部メモリ装置９は磁気デイスク装置やVTR
（ビデオテープレコーダ）やVDP（ビデオデイス
クプレーヤ）等が用いられる。外部メモリ装置９
における情報記録媒体には、ゲームの展開に直接
寄与しない情報すなわち表示画像における背景像
やメツセージ情報等の２次的な表示画像情報を記
憶させておく。そしてCPU５の指令信号に応じ
て適当な２次的な表示画像情報を選択する。選択
された２次的な表示画像情報は、CPU５を介し
てビデオメモリ７に書き込まれる。CPU５にお
いてプログラムに従つてデコーダ３からの信号に
応じて演算処理されたゲームの展開に直接寄与す
る１次的な表示画像情報は、ビデオメモリ７内で
この２次的な画像情報と画像合成される。尚外部
メモリ９から読み出された情報信号はCPU５を
介さず点線で示す矢印の如くビデオジエネレータ
に入力し、ここで処理された１次的な表示画像情
報と直接合成されてもよい。この場合はビデオジ
エネレータ８内に含まれる同期信号発生器（図示
せず）と読み出された２次的は表示画像情報の同
期信号との同期確立を周知技術により達成する必
要がある。 この様なビデオゲーム装置は、特開昭54−
108748号公報（特願昭53−15235）の明細書中に
記載されている。当該改良された技術に係るビデ
オゲームにおいては、画像情報信号のうちゲーム
展開に直接寄与しない２次的な表示画像情報をプ
ログラムメモリとは異なる外部メモリに記憶させ
ているため、プログラムメモリの負担が軽減され
る。これに伴い、制御装置は多くのステツプを要
する高度なプログラムの記憶及びその実行が可能
となるのである。 しかしながら、更に高度なプログラムの実行を
可能とするためには、より一層プログラムメモリ
及びCPU内での処理内容の負担を軽減すること
が強く要望されており、同時にプログラムメモリ
の負担を軽減することに起因するコストの大幅な
上昇は許されないものであつた。 本発明の目的は上記解決課題を克服し、大幅な
コストの上昇を招くことなく高度なプログラムの
実行が可能な画像情報処理装置を提供することで
ある。 本発明による画像情報処理装置は、外部メモリ
から画像表示用モニタに直接入力される情報の少
くとも１部に基づいて演算処理をなすようにし、
更に必要に応じて演算処理結果をモニタへの入力
情報に合成するようにしてなることを特徴として
いる。 以下に図面に基づき本発明を説明する。 第３図は本発明の実施例のブロツク図であり、
外部メモリ装置としてVDPを使用した場合の例
である。尚、第２図と同等部分は同一符号を付し
説明は省略する。 外部メモリとして使用されるビデオデイスクに
は、カラービデオ信号がFM（周波数変調）され
て記憶されている。外部メモリ９としてのVDP
出力は復調回路１０に供給される。外部メモリ装
置９はCPU５よりの制御信号に応じて動作が制
御される。復調回路１０の出力は、ビデオジエネ
レータ８及び検出器１１に供給されている。検出
器１１にはさらに参照信号発生回路１２の出力及
びCPU５からのタイミング信号が入力されてい
る。一方、復調器からは、再生カラービデオ情報
の同期信号が出力され、CPU５に供給されてい
る。 以下動作について詳説する。ビデオデイスクか
ら再生したFMカラービデオ信号は復調回路１０
内において一担FM復調され、同期信号が分離さ
れた後この同期信号を適当な形にデコードして
CPU５に供給する事によつて外部メモリ装置９
とCPUにより演算処理された出力との同期確立
が図られている。 さらに復調回路１０においては、カラービデオ
信号はビデオにおける３原色であるＲ（赤）、Ｇ
（緑）、Ｂ（青）の各情報信号に分離される。分離
されたRGB情報信号は、ビデオジエネレータ８
に供給され、ここでCPU５により演算された画
像情報と合成され画像表示装置１に画像を表示し
ている。 一方、RGB情報信号はさらに検出器１１に供
給されており、参照信号発生回路１２よりの参照
信号と比較され、CPU５より供給される所定の
タイミングにおける画像の色相の検出がなされて
いる。また、ビデオジエネレータ８においては復
調回路１０の出力とCPU５からの演算出力とが
直接合成されている。 第４図は検出回路１１の具体的構成例を表すも
のである。すなわち、復調回路１０から出力され
るRGB情報信号は並列に接続されたアンドゲー
ト１３ａ〜１３ｈにより構成される第１ゲート列
１３にそれぞれ供給されている。各ゲート１３ａ
〜１３ｈへは必要な順に従つてインバータを介し
て入力されており、RGB情報のパターンに応じ
てアンドゲート１３ａ〜１３ｈのいずれか１つが
論理“１”を出力しその他のゲートはすべて論理
“φ”を出力する様になつている。アンドゲート
１３ａ〜ｈの出力は詳細な説明末尾の真理値表に
示す通りである。第１ゲート列１３の各出力はそ
れぞれ第２ゲート列１４を構成するアンドゲート
１４ａ〜１４ｈの１方の入力端子に供給されてい
る。このアンドゲート１４ａ〜１４ｈの他方の入
力端子には参照信号発生回路１２の出力が供給さ
れている。参照信号発生回路１２の出力パターン
はCPU５よりの制御信号により決定される。ア
ンドゲート１４ａ〜１４ｈの各出力端子はすべて
OR回路１５の入力端子に接続され、OR回路１
５の出力はCPU５からのタイミング情報信号を
一方の入力とするアンドゲート１６の他の入力に
供給されている。このアンドゲート１６の出力は
指令信号としてCPU５へ供給されている。 次に本検出回路の動作の一例を説明する。例え
ば、外部メモリ９が赤色に対応したカラービデオ
情報を出力している場合には、復調回路１０の
RGB情報出力は上記真理値表中のＡで示すパタ
ーンになる。従つて第１ゲート列１３のアンドゲ
ート１３ｄのみが論理“１”を出力しその他のア
ンドゲートはすべて論理“φ”を出力する。ここ
でCPU５からの制御信号に応じて参照信号発生
回路１２の出力のうちアンドゲート１４ｄに供給
しているもののみ論理“１”にし、他を論理
“φ”に対応させておくとすると、アンドゲート
１４ｄは論理が成立し論理“１”を出力すること
になる。参照信号発生回路１２の出力をこの状態
に維持しておくと外部メモリ９が赤色に対応した
情報を出力するごとにOR回路１５から論理
“１”に対応した出力がアンドゲート１６の１入
力に供給されている。参照信号供給手段１１の出
力は検出したい色に応じて出力パターンが制御さ
れる。ここで、アンドゲート１６の他方の入力か
らは復調回路１０より供給される同期信号に応じ
てCPU５が決定し出力する所定期間のみ論理
“１”に対応した信号が供給されている。 アンドゲート１６が論理“１”に対応した信号
を出力するとCPU５へ指令信号が供給されCPU
５内で所定の処理がされる。復調回路１０からの
出力は、ビデオジエネレータ８内において第５図
に示す様なビデオスイツチ１７によりCPU５か
らの画像情報と合成される。すなわち、通常スイ
ツチ１７内のスイツチ素子１７ａ〜ｃは復調回路
から供給されるRGB情報信号側を選択している
が、CPU５からの出力内にRGB情報のいずれか
が供給されると、この事をOR回路１８が検出
し、この期間各素子１７ａ〜ｃをCPU５からの
RGB情報を選択する様に切り換るのである。 尚、制御信号を一定期間毎に順次参照信号発生
回路１２に供給し、順次アンドゲート１４ａ〜１
４ｈの入力を論理“１”に対応させてゆきアンド
ゲート１６に供給するタイミング信号をその期間
論理“１”に対応させておけば、アンドゲート１
６の出力が発生するタイミングによつてその時の
色が検出可能である。 また、参照信号発生回路１２の出力は、論理
“１”に対応する信号が第２ゲート列１４に複数
供給されてもよい。 本発明を応用したゲーム装置を図に従つてより
具体的に説明する。 第６図は外部メモリ装置９より供給される画像
情報により画像表示装置１に再生される画面であ
る。画面上に現われているターゲツト１９ａ〜ｄ
はそれぞれ異つた色をしており、時間の経過に伴
つてアトランダムに移動するものである。またタ
ーゲツト１９ａ〜ｄの色は背景の色とも異なる。
第７図はCPU５により供給される画像情報によ
り作成される画面であり、左上角に得点を表す得
点表示部２０ａ、中央にカーソル部２０ｂを現わ
す。得点表示部２０ａには、ゲーム展開に従つて
得られた得点が表示され、カーソル部２０ｂは、
入力装置３の操作により画面上を自由に移動する
ことが可能である。 第８図ａは外部メモリ装置９の画像とCPU５
からの画像が合成されたものである。ここで走査
線Ｘについてみてみると、例えばターゲツト１９
ｃをを赤色とすると復調回路１０のRGB情報信
号は第８図ｂ〜ｄに示すようになる。今、参照信
号供給手段１２の出力が赤色を検出する様にセツ
トされていると、OR回路１５より出力信号が第
８図ｅに示される様に得られ、アンドゲート１６
の一方の入力に供給されている。 ここで、カーソル２０ｂの位置に応じてCPU
５よりタイミング信号（第８図ｆ）がアンドゲー
ト１６の他方の入力に供給されるが、OR回路１
５の出力信号と論理が成立しない為、指令信号は
発生しない（第８図ｇ参照）。 一方第９図ａに示す様に、カーソル部２０ｂを
ターゲツト１９ｃ上に位置させると、タイミング
信号（第９図ｆ参照）の発生タイミングが変化
し、指令信号が得られる（第９図ｇ参照）。この
指令信号はCPU５に供給され、ゲームの得点が
カウントされ得点表示部２０ａに表示されている
得点が変化する（第９図ａ参照）。また、先に述
べた手法により色を検出して、ターゲツトごとに
得点の値を変える事も可能である。同様に特定の
色をしたターゲツトにカーソル部２０ｂが当ると
ゲームが終了する様に構成する事も同様に可能で
ある。 また上記実施例においては、ビデオゲーム装置
について説明したが、学習機器等においても同様
に本発明を適用できる。 例えば、特開昭54−157027（特願昭53−65371）
に記載された様な装置において、問題の答を入力
する際、第１０図に示す様に選択枝の前にそれぞ
れ色の異なるターゲツト２１ａ〜ｃを表示させて
おいて、カーソル２０ｂをどの位置に合わせるか
によつて、解答者の答をCPUに確認させること
が可能である。 さらに、外部メモリ装置より得られる情報は輝
度、明度、彩度が任意なカラービデオ情報であつ
てもよく、また白黒情報信号であつても良い。前
者の場合には、RGB情報信号のレベルを所定の
比較レベルでスライスしたものを検出回路に供給
すればよい。 叙上の如く本発明によれば、従来技術において
は、常時背景等の２次的画像情報信号をCPU内
での演算に基いて画像を構成し表示していたのを
外部メモリによつてCPU内での演算とは直接関
係することなしに表示可能となつたのみならず、
ゲーム等に直接関与する１次的画像情報をも外部
メモリに記憶させる事が可能である。 尚、実施例における検出回路、参照信号発生回
路の機能をCPU内での演算処理により達成する
ことによつても同様の効果が得られることは明白
である。 また、ターゲツトとカーソルの一致をCPU外
で検出可能であるため、CPU内における処理時
間に余裕が生じ更に複雑で高度なプログラムの実
行が可能となり、それに伴うコストの大幅な上昇
もない。更に、ビデオデイスク等の外部メモリ装
置における記録媒体を交換するのみで、ゲーム展
開等の情報処理に直接関連する内容の変更を行う
ことができる利点もある。更にはまた、外部メモ
リによるモニタ出力の一部を導出してこれを用い
て画像情報処理を検出器を含むCPU内にて行う
ものであるから、現実にモニタ上に表示された情
報の検出処理が可能となつて検出結果と表示情報
との時間的ずれがほとんどなくなり、情報処理の
正確さが図れるという絶大なる効果を招来するこ
ととなるものである。 尚、上記構成例は単なる例示にすぎず種々の改
変が可能であることは明らかである。
【表】
第１図及び第２図は従来の画像情報処理装置の
例を夫々示すブロツク図、第３図は本発明の実施
例のブロツク図、第４図及び第５図は第３図のブ
ロツクの１部の各具体例を示す回路図、第６図は
外部メモリからの画像表示の一態様を示す図、第
７図はCPUからの画像表示の一態様を示す図、
第８図乃至第１０図は合成画像の一態様を説明す
る図である。 主要部分の符号の説明、１……モニタ、２……
入力装置、５……CPU、６……メモリ、８……
ビデオジエネレータ、９……外部メモリ用VDP、
１１……検出回路、１２……参照信号発生回路。
例を夫々示すブロツク図、第３図は本発明の実施
例のブロツク図、第４図及び第５図は第３図のブ
ロツクの１部の各具体例を示す回路図、第６図は
外部メモリからの画像表示の一態様を示す図、第
７図はCPUからの画像表示の一態様を示す図、
第８図乃至第１０図は合成画像の一態様を説明す
る図である。 主要部分の符号の説明、１……モニタ、２……
入力装置、５……CPU、６……メモリ、８……
ビデオジエネレータ、９……外部メモリ用VDP、
１１……検出回路、１２……参照信号発生回路。
Claims (1)
- １ 画像情報が予め記録された記録媒体から読み
取られて画像表示用モニタに直接入力される第１
の画像情報信号の瞬時値に応じて演算処理をなし
つつ前記演算処理に応じた第２の画像情報信号を
発生する手段と、前記演算処理に並行して前記第
２の画像情報信号を前記第１の画像情報信号に合
成する合成手段とを有することを特徴とする画像
情報処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212530A JPS58116584A (ja) | 1981-12-29 | 1981-12-29 | 画像情報処理装置 |
| US06/453,827 US4580779A (en) | 1981-12-29 | 1982-12-28 | Picture information processing system |
| DE3248529A DE3248529C2 (de) | 1981-12-29 | 1982-12-29 | Bildinformationsverarbeitungssystem für Videospiele |
| GB08236897A GB2113957B (en) | 1981-12-29 | 1982-12-30 | Picture information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212530A JPS58116584A (ja) | 1981-12-29 | 1981-12-29 | 画像情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58116584A JPS58116584A (ja) | 1983-07-11 |
| JPH0128947B2 true JPH0128947B2 (ja) | 1989-06-06 |
Family
ID=16624194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56212530A Granted JPS58116584A (ja) | 1981-12-29 | 1981-12-29 | 画像情報処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4580779A (ja) |
| JP (1) | JPS58116584A (ja) |
| DE (1) | DE3248529C2 (ja) |
| GB (1) | GB2113957B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965825A (en) | 1981-11-03 | 1990-10-23 | The Personalized Mass Media Corporation | Signal processing apparatus and methods |
| USRE47642E1 (en) | 1981-11-03 | 2019-10-08 | Personalized Media Communications LLC | Signal processing apparatus and methods |
| US7831204B1 (en) | 1981-11-03 | 2010-11-09 | Personalized Media Communications, Llc | Signal processing apparatus and methods |
| US4599611A (en) * | 1982-06-02 | 1986-07-08 | Digital Equipment Corporation | Interactive computer-based information display system |
| JPS6186835A (ja) * | 1984-10-03 | 1986-05-02 | Pioneer Electronic Corp | 情報合成装置 |
| US5017142A (en) * | 1989-11-07 | 1991-05-21 | The United States Of America As Represented By The Secretary Of The Navy | Interactive method for testing working memory |
| JP2538488B2 (ja) * | 1992-10-27 | 1996-09-25 | 株式会社バンダイ | ゲ−ム装置 |
| DE4309802A1 (de) * | 1993-03-28 | 1994-09-29 | Robert Prof Dr Ing Massen | Produktionsnahe Farbkontrolle mit bildgebenden Sensoren |
| US6608972B1 (en) | 1998-06-04 | 2003-08-19 | Jerome H. Lemelson | Play and record audio system embedded inside a photograph |
| DE10056212B4 (de) | 2000-11-13 | 2005-08-18 | 3M Espe Ag | Vorrichtung zum Lagern und Ausbringen von fließfähigen Zusammensetzungen, Verfahren zur Herstellung und Verwendung der Vorrichtung |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5295927A (en) * | 1976-02-06 | 1977-08-12 | Nec Corp | Display device |
| JPS53148232A (en) * | 1977-05-30 | 1978-12-23 | Fujitsu Ltd | Arithmetic system for image data matrix |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2419328C2 (de) * | 1974-04-22 | 1982-10-28 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zur Verarbeitung von in einem Datenspeicher gespeicherten Bildsignalen |
| US4034990A (en) * | 1975-05-02 | 1977-07-12 | Sanders Associates, Inc. | Interactive television gaming system |
| US4355814A (en) * | 1977-02-22 | 1982-10-26 | Sanders Associates, Inc. | Video game symbol generation and control apparatus |
| US4333152A (en) * | 1979-02-05 | 1982-06-01 | Best Robert M | TV Movies that talk back |
| US4423870A (en) * | 1979-04-30 | 1984-01-03 | Atari, Inc. | Video game collision detection system |
| US4359223A (en) * | 1979-11-01 | 1982-11-16 | Sanders Associates, Inc. | Interactive video playback system |
| US4467412A (en) * | 1981-05-18 | 1984-08-21 | Atari, Inc. | Slave processor with clock controlled by internal ROM & master processor |
-
1981
- 1981-12-29 JP JP56212530A patent/JPS58116584A/ja active Granted
-
1982
- 1982-12-28 US US06/453,827 patent/US4580779A/en not_active Expired - Fee Related
- 1982-12-29 DE DE3248529A patent/DE3248529C2/de not_active Expired
- 1982-12-30 GB GB08236897A patent/GB2113957B/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5295927A (en) * | 1976-02-06 | 1977-08-12 | Nec Corp | Display device |
| JPS53148232A (en) * | 1977-05-30 | 1978-12-23 | Fujitsu Ltd | Arithmetic system for image data matrix |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3248529A1 (de) | 1983-07-14 |
| GB2113957B (en) | 1986-08-06 |
| US4580779A (en) | 1986-04-08 |
| JPS58116584A (ja) | 1983-07-11 |
| GB2113957A (en) | 1983-08-10 |
| DE3248529C2 (de) | 1986-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63196178A (ja) | マルチ画面表示方法 | |
| JPH0128947B2 (ja) | ||
| KR940001439B1 (ko) | 자막정보 중첩회로 | |
| JPH05323947A (ja) | サブコードグラフィックス再生制御装置 | |
| JP2637821B2 (ja) | スーパーインポーズ装置 | |
| JP4949912B2 (ja) | 字幕表示領域決定装置及び字幕表示プログラム | |
| KR100401375B1 (ko) | 병렬모드온-스크린디스플레이시스템 | |
| JPH029513B2 (ja) | ||
| JP3113213B2 (ja) | 画像情報生成装置 | |
| JP2769347B2 (ja) | 記録媒体再生装置 | |
| JPH0797401B2 (ja) | カラ−画像デ−タ処理装置 | |
| JPS57209563A (en) | Diagram editing system | |
| JP3101370B2 (ja) | フェード回路 | |
| JPH0654958B2 (ja) | ス−パ−インポ−ズ表示装置 | |
| JP2000115641A (ja) | 階調フォント文字色設定装置 | |
| JP3118285B2 (ja) | 複数モニタのフレームずれ表示装置 | |
| JPH0282765A (ja) | 複画面表示制御回路及びそれを備えた映像機器 | |
| JP2900362B2 (ja) | 画像再生装置 | |
| JP2781924B2 (ja) | スーパーインポーズ装置 | |
| JP2547196B2 (ja) | 画像合成装置、画像表示方法及び画像表示システム | |
| JP3036780B2 (ja) | Ａｖ機器制御装置 | |
| JPH0633510Y2 (ja) | ディスプレイ画面記憶装置 | |
| JPH0675553A (ja) | 画面分割方法及び装置 | |
| JPS63267071A (ja) | Ｖｔｒ一体型のテレビ受像機 | |
| JPS54160225A (en) | Image recorder-reproducer |