JPS58116584A - 画像情報処理装置 - Google Patents
画像情報処理装置Info
- Publication number
- JPS58116584A JPS58116584A JP56212530A JP21253081A JPS58116584A JP S58116584 A JPS58116584 A JP S58116584A JP 56212530 A JP56212530 A JP 56212530A JP 21253081 A JP21253081 A JP 21253081A JP S58116584 A JPS58116584 A JP S58116584A
- Authority
- JP
- Japan
- Prior art keywords
- information
- cpu
- signal
- output
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
- G06F3/0484—Interaction techniques based on graphical user interfaces [GUI] for the control of specific functions or operations, e.g. selecting or manipulating an object, an image or a displayed text element, setting a parameter value or selecting a range
- G06F3/04845—Interaction techniques based on graphical user interfaces [GUI] for the control of specific functions or operations, e.g. selecting or manipulating an object, an image or a displayed text element, setting a parameter value or selecting a range for image manipulation, e.g. dragging, rotation, expansion or change of colour
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
- A63F13/00—Video games, i.e. games using an electronically generated display having two or more dimensions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
- G06F3/0487—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser
- G06F3/0489—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using dedicated keyboard keys or combinations thereof
- G06F3/04897—Special input arrangements or commands for improving display capability
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Controls And Circuits For Display Device (AREA)
- Processing Or Creating Images (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は画像情報処理方式に関し、特にマイクロコンピ
ュータ等の演算処理装置を用いてその演算処理結果を画
像表示させるための画像情報処理方式に関するものであ
る。
ュータ等の演算処理装置を用いてその演算処理結果を画
像表示させるための画像情報処理方式に関するものであ
る。
従来、マイクロコンピータ等を応用しＣＲＴ （Ｃａｔ
ｈｏｄｅ ＦＬａｙ Ｔｕｂｅ ）やテレビショア受像
機等の画像表示装置に演算結果を画像表示させるものの
１つに第１図に示す様なビデオゲームや視聴覚学習機器
等があった。ビデオゲームにおいてはゲームの対象者が
、画像表示装置１に映された画像に応じて判断を行い、
その判断に従ってスイッチやポテンショメータ等によっ
て構成される情報入力装置２を操作する。この入力装置
２により得られた情報はデコーダ３によってディジタル
情報処理が可能な信号形態にされ、例えばマイクロコン
ピュータよりなる制御装置４に供給される。マイクロコ
ンピュータはＣ’ＰＵ （中央演算処理装置）５を主構
成とし、Ｒ，ＯＭ等からなる記録手段（プログラムメモ
リ）６にあらかじめ記憶されたプログラムに基づいてデ
コーダ３により供給された情報を処理する。ＣＰＵ ５
は所定の演算処理の結果をゲーム展開を表示する画像と
して構成し演算結果をビデオメモリ７に順次書き込んで
いる。このビデオメモリ７は画像表示装置ｌの表示画像
領域における表示画素にそれぞれ対応した多数のメモリ
エレメントによシ構成されている。
ｈｏｄｅ ＦＬａｙ Ｔｕｂｅ ）やテレビショア受像
機等の画像表示装置に演算結果を画像表示させるものの
１つに第１図に示す様なビデオゲームや視聴覚学習機器
等があった。ビデオゲームにおいてはゲームの対象者が
、画像表示装置１に映された画像に応じて判断を行い、
その判断に従ってスイッチやポテンショメータ等によっ
て構成される情報入力装置２を操作する。この入力装置
２により得られた情報はデコーダ３によってディジタル
情報処理が可能な信号形態にされ、例えばマイクロコン
ピュータよりなる制御装置４に供給される。マイクロコ
ンピュータはＣ’ＰＵ （中央演算処理装置）５を主構
成とし、Ｒ，ＯＭ等からなる記録手段（プログラムメモ
リ）６にあらかじめ記憶されたプログラムに基づいてデ
コーダ３により供給された情報を処理する。ＣＰＵ ５
は所定の演算処理の結果をゲーム展開を表示する画像と
して構成し演算結果をビデオメモリ７に順次書き込んで
いる。このビデオメモリ７は画像表示装置ｌの表示画像
領域における表示画素にそれぞれ対応した多数のメモリ
エレメントによシ構成されている。
ビデオジェネレータ８はビデオメモリ７の内容に応じた
画像を画像表示装置１に表示し、ゲーム展開を表示する
。
画像を画像表示装置１に表示し、ゲーム展開を表示する
。
かかる構成を有するビデオゲームの様な画像情報処理装
置にあっては、プログラムメモリの記録容駿や演算処理
時間等の制約から高度なプログラムの実行をする事は困
難であった。そこで第２図に示す様に外部メモリ装置９
を付加し、プログラムメモリの容量の負担を軽減し、高
度なプログラムの実行を可能としたものが提奨されてい
る。この様に改良された情報処理装置について以下ビデ
オゲーム装置を例にとって以下図に従って説明する。尚
、第１図と同一部分は同一符号を付し説明を省略する。
置にあっては、プログラムメモリの記録容駿や演算処理
時間等の制約から高度なプログラムの実行をする事は困
難であった。そこで第２図に示す様に外部メモリ装置９
を付加し、プログラムメモリの容量の負担を軽減し、高
度なプログラムの実行を可能としたものが提奨されてい
る。この様に改良された情報処理装置について以下ビデ
オゲーム装置を例にとって以下図に従って説明する。尚
、第１図と同一部分は同一符号を付し説明を省略する。
外部メモリ装置９は磁気ディスク装置やＶＴＲ（ビデオ
テープレコーダ）やＶＤＰ （ビデオディスクプレーヤ
）等が用いられる。外部メモリ装置９における情報記憶
媒体には、ゲームの展開に直接寄与しない情報すなわち
表示画像における背景像やメツセージ情報等の２次的な
表示画像情報を記憶させておく。そしてＣＰＵ ５の指
令信号に応じて適当な２次的な表示画像情報を選択する
。選択された２次的な表示画像情報は、ＣＰＵ ５を介
してビデオメモリ７に書き込まれる。０ＰｔＪ ５にお
いてプログラムに従ってデコーダ３からの信号に応じて
演算処理されたゲームの展開に直接寄与する１次的な表
示画像情報は、ｅデオメモリ７内でこの２次的な画像情
報と画像合成される。尚外部メモリ９から読み出された
情報信号はＣＰＵ ５を介さず点線で示す矢印の如くビ
デオジェネレータに入力し、ここで処理された１次的な
表示画像情報と直接合成されてもよい。この場合はビデ
オジェネレータ８内に含まれる同期信号発生器（図示せ
ず）と読み出された２次的な表示画像情報の同期信号と
の同期確立を周知技術によシ達成する必要がある。
テープレコーダ）やＶＤＰ （ビデオディスクプレーヤ
）等が用いられる。外部メモリ装置９における情報記憶
媒体には、ゲームの展開に直接寄与しない情報すなわち
表示画像における背景像やメツセージ情報等の２次的な
表示画像情報を記憶させておく。そしてＣＰＵ ５の指
令信号に応じて適当な２次的な表示画像情報を選択する
。選択された２次的な表示画像情報は、ＣＰＵ ５を介
してビデオメモリ７に書き込まれる。０ＰｔＪ ５にお
いてプログラムに従ってデコーダ３からの信号に応じて
演算処理されたゲームの展開に直接寄与する１次的な表
示画像情報は、ｅデオメモリ７内でこの２次的な画像情
報と画像合成される。尚外部メモリ９から読み出された
情報信号はＣＰＵ ５を介さず点線で示す矢印の如くビ
デオジェネレータに入力し、ここで処理された１次的な
表示画像情報と直接合成されてもよい。この場合はビデ
オジェネレータ８内に含まれる同期信号発生器（図示せ
ず）と読み出された２次的な表示画像情報の同期信号と
の同期確立を周知技術によシ達成する必要がある。
この様なビデオゲーム装置は、特開昭５４−１０８７４
８号公報（特願昭５３−１５２３５）の明細書中に記載
されている。当該改良された技術に係るビデオゲームに
おいては、画像情報信号のうちゲーム展開に直接寄与し
ない２次的な表示画像情報をプログラムメモリとは異な
る外部メモリに記憶させているため、プログラムメモリ
の負担が軽減される。これに伴い、制御装置は多くのス
テップを要する高度なプログラムの記憶及びその実行が
可能となるのである。
８号公報（特願昭５３−１５２３５）の明細書中に記載
されている。当該改良された技術に係るビデオゲームに
おいては、画像情報信号のうちゲーム展開に直接寄与し
ない２次的な表示画像情報をプログラムメモリとは異な
る外部メモリに記憶させているため、プログラムメモリ
の負担が軽減される。これに伴い、制御装置は多くのス
テップを要する高度なプログラムの記憶及びその実行が
可能となるのである。
しかしながら、更に高度なプログラムの実行を可能とす
るためには、よシ一層プログラムメモリ及びＣＰＵ内で
の処理内容の負担を軽減することが強く要望されており
、同時にプログラムメモリの負担を軽減することに起因
するコストの大幅な上昇は許されないものであった。
るためには、よシ一層プログラムメモリ及びＣＰＵ内で
の処理内容の負担を軽減することが強く要望されており
、同時にプログラムメモリの負担を軽減することに起因
するコストの大幅な上昇は許されないものであった。
本発明の目的は上記解決課題を克服し、大幅なコストの
上昇を招くことなく高度なプログラムの実行が可能な画
像情報処理方式を提供することである。
上昇を招くことなく高度なプログラムの実行が可能な画
像情報処理方式を提供することである。
本発明による画像情報処理方式は、外部メモリから画像
表示用モニタに直接入力される情報の少くとも１部に基
づいて演算処理をなすようにし、更に必要に応じて演算
処理結果をモニタへの入力情報に合成するようにしてな
ることを特徴としている。
表示用モニタに直接入力される情報の少くとも１部に基
づいて演算処理をなすようにし、更に必要に応じて演算
処理結果をモニタへの入力情報に合成するようにしてな
ることを特徴としている。
以下に図面に基づき本発明を説明する。
第３図は本発明の実施例のブロック図であり、外部メモ
リ装置としてＶｌ）Ｐを使用した場合の例である。尚、
第２図と同等部分は同一符号を付し説明は省略する。
リ装置としてＶｌ）Ｐを使用した場合の例である。尚、
第２図と同等部分は同一符号を付し説明は省略する。
外部メモリとして使用されるビデオディスクには、カラ
ービデオ信号がＦＭ（周波数変調）されて記憶されてい
る。外部メモリ９としてのＶＤＰ出力は復調回路１０に
供給される。外部メモリ装置９は０ＰＵ５よりの制御信
号に応じて動作が制御される。復調回路１０の出力は、
ビデオジェネレータ８及び検出器１１に供給されている
。検出器１１にはさらに参照信号発生回路１２の出力及
びＣＰＵ ５からのタイミング信号が入力されている。
ービデオ信号がＦＭ（周波数変調）されて記憶されてい
る。外部メモリ９としてのＶＤＰ出力は復調回路１０に
供給される。外部メモリ装置９は０ＰＵ５よりの制御信
号に応じて動作が制御される。復調回路１０の出力は、
ビデオジェネレータ８及び検出器１１に供給されている
。検出器１１にはさらに参照信号発生回路１２の出力及
びＣＰＵ ５からのタイミング信号が入力されている。
一方、復調器からは、再生カラービデオ情報の同期信号
が出力され、ＣＰＵ ５に供給されている。
が出力され、ＣＰＵ ５に供給されている。
以下動作について詳説する。ビデオディスクから再生し
たＦＭカラービデオ信号は復調回路１０内において一担
ＦＭ復調され、同期信号が分離された後この同期信号を
適当な形にデコードしてＣＰＵ５に供給する事によって
外部メモリ装置９とＣＰＵにより演算処理された出力と
の同期確立が図られている。
たＦＭカラービデオ信号は復調回路１０内において一担
ＦＭ復調され、同期信号が分離された後この同期信号を
適当な形にデコードしてＣＰＵ５に供給する事によって
外部メモリ装置９とＣＰＵにより演算処理された出力と
の同期確立が図られている。
さらに復調回路１０においては、カラービデオ信号はビ
デオにおける３原色であるＲ（赤）、Ｇ（緑）、Ｂ（青
）の各情報信号に分離される。分離された）（ＯＢ情報
信号は、ビデオジェネレータ８に供給され、ここでＣＰ
Ｕ ５により演算された画像情報と合成され画像表示装
置ｌに画像を表示している。
デオにおける３原色であるＲ（赤）、Ｇ（緑）、Ｂ（青
）の各情報信号に分離される。分離された）（ＯＢ情報
信号は、ビデオジェネレータ８に供給され、ここでＣＰ
Ｕ ５により演算された画像情報と合成され画像表示装
置ｌに画像を表示している。
一方、ＲＯＢ情報信号はさらに検出器１１に供給されて
おり、参照信号発生回路１２よりの参照信号と比較され
、０Ｐ（Ｊ５より供給される所定のタイミングにおける
画像の色相の検出がなされている。また、ビデオジェネ
レータ８においては復調回路１０の出力とＣＰＵ ５か
らの演算出力とが直接合成されている。
おり、参照信号発生回路１２よりの参照信号と比較され
、０Ｐ（Ｊ５より供給される所定のタイミングにおける
画像の色相の検出がなされている。また、ビデオジェネ
レータ８においては復調回路１０の出力とＣＰＵ ５か
らの演算出力とが直接合成されている。
第４図は検出回路１１の具体的構成例を表すものである
。すなわち、復調回路１０から出力されるＲＯＩ（情報
信号は並列に接続されたアンドゲート１３α供給されて
いる。各ゲート１３α〜１３／Ｌへは必要な順に従って
インバータを介して入力されてお沙、ＲＯＢ情報のパタ
ーンに応じてアンドゲート１３α〜１３Ａのいずれか１
つが論理”１″を出力しその他のゲートはすべて論理°
φ“を出力する様になっている。アンドゲート１３α〜
ｈの出力は詳細な説明末尾の真理値表に示す通９である
。第１ゲート列１３の各出力はそれぞれ第２ゲート列１
４を構成するアンドゲート１４ａ〜１４ｈの１方の入力
端子に供給されている。このアンドゲート１４α〜１４
Ａの他方の入力端子には参照信号発生回路１２の出力が
供給されている。参照信号発生回路１２の出カバターン
はＣＰＵ５よシの制御信号により決定される。アンドゲ
ート１４α〜１４４の各出力端子はすべて０几回路１５
の入力端子に接続され、ＯＲ回路１５の出力はＣＰＵ
５からのタイミング情報信号を一方の入力とするアンド
ゲート１６の他の入力に供給されている。
。すなわち、復調回路１０から出力されるＲＯＩ（情報
信号は並列に接続されたアンドゲート１３α供給されて
いる。各ゲート１３α〜１３／Ｌへは必要な順に従って
インバータを介して入力されてお沙、ＲＯＢ情報のパタ
ーンに応じてアンドゲート１３α〜１３Ａのいずれか１
つが論理”１″を出力しその他のゲートはすべて論理°
φ“を出力する様になっている。アンドゲート１３α〜
ｈの出力は詳細な説明末尾の真理値表に示す通９である
。第１ゲート列１３の各出力はそれぞれ第２ゲート列１
４を構成するアンドゲート１４ａ〜１４ｈの１方の入力
端子に供給されている。このアンドゲート１４α〜１４
Ａの他方の入力端子には参照信号発生回路１２の出力が
供給されている。参照信号発生回路１２の出カバターン
はＣＰＵ５よシの制御信号により決定される。アンドゲ
ート１４α〜１４４の各出力端子はすべて０几回路１５
の入力端子に接続され、ＯＲ回路１５の出力はＣＰＵ
５からのタイミング情報信号を一方の入力とするアンド
ゲート１６の他の入力に供給されている。
このアンドゲート１６の出力は指令信号としてＣＰＵ５
へ供給されている。
へ供給されている。
次に本検出回路の動作の一例を説明する。例えば、外部
メモリ９が赤色に対応したカラービデオ情報を出力して
いる場合には、復調回路１０のＲＧＢ情報出力は上記真
理値表中のＡで示すパターンになる。従って第１ゲート
列１３のアンドゲート１３ｄのみが論理“ｌ″を出力し
その他のアンドゲートはすべて論理”φ″を出力する。
メモリ９が赤色に対応したカラービデオ情報を出力して
いる場合には、復調回路１０のＲＧＢ情報出力は上記真
理値表中のＡで示すパターンになる。従って第１ゲート
列１３のアンドゲート１３ｄのみが論理“ｌ″を出力し
その他のアンドゲートはすべて論理”φ″を出力する。
ここで（３ＰＵ ５からの制御信号に応じて参照信号発
生回路１２の出力のうちアントゲ−１１４ｄに供給して
いるもののみ論理“］゛にし、他を論理“φ″に対応さ
せておくとすると、アンドゲート１４ｄは論理が成立し
論理“ｌ″を出力することになる。参照信号発生回路１
２の出力をこの状態に維持しておくと外部メモリ９が赤
色に対応した情報を出力するごとにＯＲ回路１５から論
理“１″に対応した出力がアントゲ−１６の１人力に供
給されている。参照信号供給手段】１の出力は検出した
い色に応じて出カバターンが制御される。ここで、アン
ドゲート１６の他方の入力からは復調回路ｌＯより供給
される同期信号に応じてＣＰＵ５が決定し出力する所定
期間のみ論理°１″に対応した信号が供給されている。
生回路１２の出力のうちアントゲ−１１４ｄに供給して
いるもののみ論理“］゛にし、他を論理“φ″に対応さ
せておくとすると、アンドゲート１４ｄは論理が成立し
論理“ｌ″を出力することになる。参照信号発生回路１
２の出力をこの状態に維持しておくと外部メモリ９が赤
色に対応した情報を出力するごとにＯＲ回路１５から論
理“１″に対応した出力がアントゲ−１６の１人力に供
給されている。参照信号供給手段】１の出力は検出した
い色に応じて出カバターンが制御される。ここで、アン
ドゲート１６の他方の入力からは復調回路ｌＯより供給
される同期信号に応じてＣＰＵ５が決定し出力する所定
期間のみ論理°１″に対応した信号が供給されている。
アントゲ−）１６が論理゛１″に対応した信号を出力す
るとＣＰＵ、５へ指令信号が供給されＣＰＵ Ｓ内で所
定の処理がされる。復調回路ＩＯからの出力は、ビデオ
ジェネレータ８内において第５図に示す様なビデオスイ
ッチ１７によりＣＰＵ ５からの画像情報と合成される
。すなわち、通常スイッチ１７内のスイッチ素子１７７
Ｚ〜Ｃは復調回路から供給される［Ｂ情報信号側を選択
しているが、ＣＰＵ ５からの出力内にＲ，ＧＢ情報の
いずれかが供給されると、この事をＯＲ回路１８が検出
し、この期間容素子］７α〜ＣをＣＰＵ ５からのｌ’
ｔＧＢ情報を選択する様に切シ換るのである。
るとＣＰＵ、５へ指令信号が供給されＣＰＵ Ｓ内で所
定の処理がされる。復調回路ＩＯからの出力は、ビデオ
ジェネレータ８内において第５図に示す様なビデオスイ
ッチ１７によりＣＰＵ ５からの画像情報と合成される
。すなわち、通常スイッチ１７内のスイッチ素子１７７
Ｚ〜Ｃは復調回路から供給される［Ｂ情報信号側を選択
しているが、ＣＰＵ ５からの出力内にＲ，ＧＢ情報の
いずれかが供給されると、この事をＯＲ回路１８が検出
し、この期間容素子］７α〜ＣをＣＰＵ ５からのｌ’
ｔＧＢ情報を選択する様に切シ換るのである。
尚、制御信号を一定期間毎に順次参照信号発生回路１２
に供給し、順次アンドゲート１４ｇ〜１４ｈの入力を論
理“ｌ”に対応させてゆきアンドゲート】６に供給する
タイミング信号をその期間論理“１″に対応させておけ
ば、アンドゲート１６の出力が発生するタイミングによ
ってその時の色が検出可能である。
に供給し、順次アンドゲート１４ｇ〜１４ｈの入力を論
理“ｌ”に対応させてゆきアンドゲート】６に供給する
タイミング信号をその期間論理“１″に対応させておけ
ば、アンドゲート１６の出力が発生するタイミングによ
ってその時の色が検出可能である。
また、参照信号発生回路１２の出力は、論理“１″に対
応する信号が第２ゲート列１４に複数供給されてもよい
。
応する信号が第２ゲート列１４に複数供給されてもよい
。
本発明を応用したゲーム装置を図に従ってより具体的に
説明する。
説明する。
第６図は外部メモリ装置９より供給される画像情報によ
り画像表示装置ｌに再生される画面である。画面上に現
われているターゲット１９α〜ｄはそれぞれ異った色を
しておシ、時間の経過に伴ってアトランダムに移動する
ものである。またターゲット１ｋ−ｄの色は背景の色と
も異なる。第７図はＣＰＵ ５により供給される画像情
報により作成される画面であり、左上角に得点を表す得
点表示部２０ａ１ 中央にカーソル部２０ｂを現わす。
り画像表示装置ｌに再生される画面である。画面上に現
われているターゲット１９α〜ｄはそれぞれ異った色を
しておシ、時間の経過に伴ってアトランダムに移動する
ものである。またターゲット１ｋ−ｄの色は背景の色と
も異なる。第７図はＣＰＵ ５により供給される画像情
報により作成される画面であり、左上角に得点を表す得
点表示部２０ａ１ 中央にカーソル部２０ｂを現わす。
得点表示部２０αには、ゲーム展開に従って得られた得
点が表示され、カーソル部２０ｂは、入力装置３の操作
により画面上を自由に移動することが可能である。
点が表示され、カーソル部２０ｂは、入力装置３の操作
により画面上を自由に移動することが可能である。
第８図（α）は外部メモリ装置９の画像とＣＰＵ５から
の画像が合成されたものである。ここで走査線Ｘについ
てみてみると、例えばターゲット１９Ｃをを赤色とする
と復調回路ｌＯのＲＯＢ情報信号は第８図（ｂ）〜（ぬ
に示すようになる。今、参照信号供給手段１２の出力が
赤色を検出する様にセットされていると、ＯＲ回路１５
より出力信号が第８図（１）に示される様に得られ、ア
ンドゲート１６の一方の入力に供給されている。
の画像が合成されたものである。ここで走査線Ｘについ
てみてみると、例えばターゲット１９Ｃをを赤色とする
と復調回路ｌＯのＲＯＢ情報信号は第８図（ｂ）〜（ぬ
に示すようになる。今、参照信号供給手段１２の出力が
赤色を検出する様にセットされていると、ＯＲ回路１５
より出力信号が第８図（１）に示される様に得られ、ア
ンドゲート１６の一方の入力に供給されている。
ここで、カーソル２０ｂの位置に応じてＣＰＵ ５より
タイミング信号（第８図（ｆ））がアンドゲート１６の
他方の入力に供給されるが、ＯＲ回路１５の出力信号と
論理が成立しない為、指令信号は発生しない（第８図（
ｇ）参照）。
タイミング信号（第８図（ｆ））がアンドゲート１６の
他方の入力に供給されるが、ＯＲ回路１５の出力信号と
論理が成立しない為、指令信号は発生しない（第８図（
ｇ）参照）。
一方第９図（α）に示す様に、カーソル部２０ｂをター
ゲット１９Ｃ上に位置させると、タイミング信号（第９
図の参照）の発生タイミングが変化し、指令信号が得ら
れる（第９図（ｇ）参照）。この指令信号はＣＰＵ ５
に供給され、ゲームの得点がカウントされ得点表示部２
０αに表示されている得点が変化する（第９図（α）参
照）。また、先に述べた手法により色を検出して、ター
ゲットごとに得点の値を変える事も可能である。同様に
特定の色をしたターゲットにカーソル部２０ｂが当ると
ゲームが終了する様に構成する事も同様に可能である。
ゲット１９Ｃ上に位置させると、タイミング信号（第９
図の参照）の発生タイミングが変化し、指令信号が得ら
れる（第９図（ｇ）参照）。この指令信号はＣＰＵ ５
に供給され、ゲームの得点がカウントされ得点表示部２
０αに表示されている得点が変化する（第９図（α）参
照）。また、先に述べた手法により色を検出して、ター
ゲットごとに得点の値を変える事も可能である。同様に
特定の色をしたターゲットにカーソル部２０ｂが当ると
ゲームが終了する様に構成する事も同様に可能である。
また上記実施例においては、ビデオゲーム装置について
説明したが、学習機器等においても同様に本発明を適用
できる。
説明したが、学習機器等においても同様に本発明を適用
できる。
例えば、特開昭５４−１５７０２７ （特願昭５３−６
５３７１）に記載された様な装置において、問題の答を
入力する際、第１Ｏ図に示す様に選択枝の前にそれぞれ
色の異なるターゲット２１α〜Ｇを表示させておいて、
カーソル２０ｂをどの位置に合わせるかによって、解答
者の答をＣＰＵに確認させることが可能である。
５３７１）に記載された様な装置において、問題の答を
入力する際、第１Ｏ図に示す様に選択枝の前にそれぞれ
色の異なるターゲット２１α〜Ｇを表示させておいて、
カーソル２０ｂをどの位置に合わせるかによって、解答
者の答をＣＰＵに確認させることが可能である。
さらに、外部メモリ装置より得られる情報は輝度、明度
、彩度が任意なカラービデオ情報であってもよく、また
白黒情報信号であっても良い。前者の場合には、 ＲＧ
Ｂ情報信号のレベルを所定の比較レベルでスライスした
ものを検出回路に供給すればよい。
、彩度が任意なカラービデオ情報であってもよく、また
白黒情報信号であっても良い。前者の場合には、 ＲＧ
Ｂ情報信号のレベルを所定の比較レベルでスライスした
ものを検出回路に供給すればよい。
叙−Ｆの如く本発明によれば、従来技術においては、常
時背景等の２次的画像情報信号をＣＰＵ内での演算に基
いて画像を構成し表示していたのを外部メモリによって
ＣＰＵ内での演算とは直接関係することなしに表示可能
となったのみならず、ゲーム等に直接関与する１次的画
像情報をも外部メモリに記憶させる事が可能である。
時背景等の２次的画像情報信号をＣＰＵ内での演算に基
いて画像を構成し表示していたのを外部メモリによって
ＣＰＵ内での演算とは直接関係することなしに表示可能
となったのみならず、ゲーム等に直接関与する１次的画
像情報をも外部メモリに記憶させる事が可能である。
尚、実施例における検出回路、参照信号発生回路の機能
をＣＰＵ内での演算処理により達成することによっても
同様の効果が得られることは明白である。
をＣＰＵ内での演算処理により達成することによっても
同様の効果が得られることは明白である。
また、ターゲットとカーフルの一致をＣＰＵ外で検出可
能であるため、ＣＰＵ内における処理時間に余裕が生じ
更に複雑で高度なプログラムの実行が可能となシ、それ
に伴うコストの大幅な上昇もない。更に、ビデオディス
ク等の外部メモリ装置における記録媒体を交換するのみ
で、ゲーム展開等の情報処理に直接関連する内容の変更
を行うことができる利点もある。更にはまた、外部メモ
リによるモニタ出力の一部を導出してこれを用いて画像
情報処理を検出器を含むＣＰＵ内にて行うものであるか
ら、現実にモニタ上に表示された情報の検出処理が可能
となって検出結果と表示情報との時間的ずれがほとんど
なくなり、情報処理の正確さが図れるという絶大なる効
果を招来することとなるものである。
能であるため、ＣＰＵ内における処理時間に余裕が生じ
更に複雑で高度なプログラムの実行が可能となシ、それ
に伴うコストの大幅な上昇もない。更に、ビデオディス
ク等の外部メモリ装置における記録媒体を交換するのみ
で、ゲーム展開等の情報処理に直接関連する内容の変更
を行うことができる利点もある。更にはまた、外部メモ
リによるモニタ出力の一部を導出してこれを用いて画像
情報処理を検出器を含むＣＰＵ内にて行うものであるか
ら、現実にモニタ上に表示された情報の検出処理が可能
となって検出結果と表示情報との時間的ずれがほとんど
なくなり、情報処理の正確さが図れるという絶大なる効
果を招来することとなるものである。
尚、上記構成例は単なる例示にすぎず種々の改変が可能
であることは明らかである。
であることは明らかである。
真理値表
第１図及び第２図は従来の画像情報処理装置の例のブロ
ック図、第４図及び第５図は第３図のブロックの１部の
各具体例を示す回路図、第６図は外部メモリからの画像
表示の一態様を示す図、第７図はＣＰＵからの画像表示
の一態様を示す図、第８図乃至第１０図は合成画像の一
態様を説明する図である。 主要部分の符号の説明 ｌ・・・モニタ ２・・・入力装置５・・・
Ｃ））ＬＪ ６・・・メモリ８・・・
ビデオジェネレータ ９・・・外部メモリ用ＶＤＰ１１・・・検出回路１２・
・・参照信号発生回路 出願人 ユニバーサルパイオニア株式会社代理人
弁理士 藤 村 元 彦 泉乙図 第８図 ｔＪ＋ 尾７図 Ｌｑ図
ック図、第４図及び第５図は第３図のブロックの１部の
各具体例を示す回路図、第６図は外部メモリからの画像
表示の一態様を示す図、第７図はＣＰＵからの画像表示
の一態様を示す図、第８図乃至第１０図は合成画像の一
態様を説明する図である。 主要部分の符号の説明 ｌ・・・モニタ ２・・・入力装置５・・・
Ｃ））ＬＪ ６・・・メモリ８・・・
ビデオジェネレータ ９・・・外部メモリ用ＶＤＰ１１・・・検出回路１２・
・・参照信号発生回路 出願人 ユニバーサルパイオニア株式会社代理人
弁理士 藤 村 元 彦 泉乙図 第８図 ｔＪ＋ 尾７図 Ｌｑ図
Claims (2)
- （１）外部メモリから画像表示用モニタに直接入力され
る情報の少なくとも１部に基づいて演算処理をなすよう
にしたことを特徴とする画像情報処理方式。 - （２）前記演算処理の結果を前記モニタへの入力情報に
合成するようにしたことを特徴とする特許請求の範囲第
１項記載の画像処理方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212530A JPS58116584A (ja) | 1981-12-29 | 1981-12-29 | 画像情報処理装置 |
| US06/453,827 US4580779A (en) | 1981-12-29 | 1982-12-28 | Picture information processing system |
| DE3248529A DE3248529C2 (de) | 1981-12-29 | 1982-12-29 | Bildinformationsverarbeitungssystem für Videospiele |
| GB08236897A GB2113957B (en) | 1981-12-29 | 1982-12-30 | Picture information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212530A JPS58116584A (ja) | 1981-12-29 | 1981-12-29 | 画像情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58116584A true JPS58116584A (ja) | 1983-07-11 |
| JPH0128947B2 JPH0128947B2 (ja) | 1989-06-06 |
Family
ID=16624194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56212530A Granted JPS58116584A (ja) | 1981-12-29 | 1981-12-29 | 画像情報処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4580779A (ja) |
| JP (1) | JPS58116584A (ja) |
| DE (1) | DE3248529C2 (ja) |
| GB (1) | GB2113957B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5957280A (ja) * | 1982-06-02 | 1984-04-02 | デイジタル・イクイプメント・コ−ポレ−シヨン | 相互作用コンピユ−タベ−ス情報デイスプレイシステム |
| JPS6186835A (ja) * | 1984-10-03 | 1986-05-02 | Pioneer Electronic Corp | 情報合成装置 |
| US7097075B2 (en) | 2000-11-13 | 2006-08-29 | 3M Espe Ag | Device for storing and dispensing flowable compositions |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965825A (en) | 1981-11-03 | 1990-10-23 | The Personalized Mass Media Corporation | Signal processing apparatus and methods |
| US7831204B1 (en) | 1981-11-03 | 2010-11-09 | Personalized Media Communications, Llc | Signal processing apparatus and methods |
| USRE47642E1 (en) | 1981-11-03 | 2019-10-08 | Personalized Media Communications LLC | Signal processing apparatus and methods |
| US5017142A (en) * | 1989-11-07 | 1991-05-21 | The United States Of America As Represented By The Secretary Of The Navy | Interactive method for testing working memory |
| JP2538488B2 (ja) * | 1992-10-27 | 1996-09-25 | 株式会社バンダイ | ゲ−ム装置 |
| DE4309802A1 (de) * | 1993-03-28 | 1994-09-29 | Robert Prof Dr Ing Massen | Produktionsnahe Farbkontrolle mit bildgebenden Sensoren |
| US6608972B1 (en) | 1998-06-04 | 2003-08-19 | Jerome H. Lemelson | Play and record audio system embedded inside a photograph |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5295927A (en) * | 1976-02-06 | 1977-08-12 | Nec Corp | Display device |
| JPS53148232A (en) * | 1977-05-30 | 1978-12-23 | Fujitsu Ltd | Arithmetic system for image data matrix |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2419328C2 (de) * | 1974-04-22 | 1982-10-28 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zur Verarbeitung von in einem Datenspeicher gespeicherten Bildsignalen |
| US4034990A (en) * | 1975-05-02 | 1977-07-12 | Sanders Associates, Inc. | Interactive television gaming system |
| US4355814A (en) * | 1977-02-22 | 1982-10-26 | Sanders Associates, Inc. | Video game symbol generation and control apparatus |
| US4333152A (en) * | 1979-02-05 | 1982-06-01 | Best Robert M | TV Movies that talk back |
| US4423870A (en) * | 1979-04-30 | 1984-01-03 | Atari, Inc. | Video game collision detection system |
| US4359223A (en) * | 1979-11-01 | 1982-11-16 | Sanders Associates, Inc. | Interactive video playback system |
| US4467412A (en) * | 1981-05-18 | 1984-08-21 | Atari, Inc. | Slave processor with clock controlled by internal ROM & master processor |
-
1981
- 1981-12-29 JP JP56212530A patent/JPS58116584A/ja active Granted
-
1982
- 1982-12-28 US US06/453,827 patent/US4580779A/en not_active Expired - Fee Related
- 1982-12-29 DE DE3248529A patent/DE3248529C2/de not_active Expired
- 1982-12-30 GB GB08236897A patent/GB2113957B/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5295927A (en) * | 1976-02-06 | 1977-08-12 | Nec Corp | Display device |
| JPS53148232A (en) * | 1977-05-30 | 1978-12-23 | Fujitsu Ltd | Arithmetic system for image data matrix |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5957280A (ja) * | 1982-06-02 | 1984-04-02 | デイジタル・イクイプメント・コ−ポレ−シヨン | 相互作用コンピユ−タベ−ス情報デイスプレイシステム |
| JPH0526196B2 (ja) * | 1982-06-02 | 1993-04-15 | Digital Equipment Corp | |
| JPS6186835A (ja) * | 1984-10-03 | 1986-05-02 | Pioneer Electronic Corp | 情報合成装置 |
| US7097075B2 (en) | 2000-11-13 | 2006-08-29 | 3M Espe Ag | Device for storing and dispensing flowable compositions |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0128947B2 (ja) | 1989-06-06 |
| DE3248529A1 (de) | 1983-07-14 |
| GB2113957B (en) | 1986-08-06 |
| US4580779A (en) | 1986-04-08 |
| DE3248529C2 (de) | 1986-10-09 |
| GB2113957A (en) | 1983-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4258385A (en) | Interactive video production system and method | |
| US5327156A (en) | Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory | |
| EP0473390B1 (en) | Superimposition of still pictures consisting of characters | |
| JPH01204589A (ja) | 色補正方法 | |
| JPH0526196B2 (ja) | ||
| JPS63196178A (ja) | マルチ画面表示方法 | |
| JPS58116584A (ja) | 画像情報処理装置 | |
| US5995161A (en) | Digital video processor with subvideo processor | |
| JPH05323947A (ja) | サブコードグラフィックス再生制御装置 | |
| JPH04249988A (ja) | ビデオ信号処理装置 | |
| JPH05244606A (ja) | 字幕情報重畳回路 | |
| JPS62500064A (ja) | 対話型ビデオ・オ−デイオ・コントロ−ラ | |
| JPS57209563A (en) | Diagram editing system | |
| JPS5957284A (ja) | 画像情報処理装置 | |
| JPH0797401B2 (ja) | カラ−画像デ−タ処理装置 | |
| JP2000115641A (ja) | 階調フォント文字色設定装置 | |
| JPH04330572A (ja) | 画像データ処理装置におけるインデックス画像の記録方法および記録装置 | |
| JP4235796B2 (ja) | 電子カメラ | |
| JPH0282765A (ja) | 複画面表示制御回路及びそれを備えた映像機器 | |
| JPH0380375A (ja) | 画像データ処理装置 | |
| JP2556685B2 (ja) | 画像処理装置 | |
| JPS6171792A (ja) | ス−パ−インポ−ズ回路 | |
| JP2781924B2 (ja) | スーパーインポーズ装置 | |
| JPH10108139A (ja) | デジタルビデオディスクプレーヤ | |
| JPH0715698A (ja) | 画像再生装置 |