JPH01288932A - プログラム走行ルート収集方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置に関し、特にプログラムのデバ
ッグツールとして使用するプログラム走行ルート収集方
式に関する。

〔従来の技術〕

従来、この種のプログラムの走行ルートの収集方式とし
てはデータ処理装置の外部にロジックアナライザの如き
プログラム走行ルートのトレース装置を接続し、プログ
ラムの走行ルートを受動的に収集する方式が良く知られ
ている。

〔発明が解決しようとする課題〕

上述した従来の収集方式はデータ処理装置の外部にトレ
ース装置を接続する構成となっているので、互いに接続
を行うリード線の本数制限やリード線の線長制限などの
物理的な制限からプログラム走行ルートを解析するに必
要な最少限の情報しか収集できないという欠点がある。

また、トレース装置が有するメモリ容量にも制限があり
、限られたプログラム部分の走行ルートの解析にしか使
用できないという欠点もある。

本発明の目的はデータ処理装置にあって大容量のトレー
スメモリにトレースデータを逐次蓄積するようにして上
記欠点を改善したプログラム走行ルート収集方式を提供
することにある。

〔課題を解決するための手段〕

本発明のプログラム走行ルート収集方式は、演算処理装
置と主記憶装置とをプロセッサバスによって接続したデ
ータ処理装置にあって、前記プロセッサバスに接続し前
記演算処理装置から前記主記憶装置へのアクセスにかか
わる情報を一時的に記憶するファーストイン・ファース
トアウトメモリと、前記ファーストイン・ファーストア
ウトメモリに記憶した情報を順次読出し格納するトレー
スメモリと、前記ファーストイン・ファーストアウトメ
モリの空きエリアが一定語数以下となったとき前記プロ
セッサバスの使用要求を送出して前記演算処理装置の動
作を中断させる手段とを有する。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。同
図においてプログラム走行ルート収集方式は演算処理装
置１と主記憶装置２とがプロセッサバス３により接続さ
れるデータ処理装置にあって、更にプロセッサバス３に
はファーストイン・ファーストアウトメモリ（Ｆ　Ｉ　
ＦＯメモリ）４とトレース制御回路５とが接続され、Ｆ
ＩＦＯメモリ４からのニア・エンド信号６はプロセッサ
バス３の使用要求を行うために演算処理装置１に接続さ
れる。また、ＦＩＦＯメモリ４の読出し出カフ及びメモ
リ有効信号８はトレースメモリつと接続される。そして
トレースメモリ９は受信完了信号１０を送出する。

第２図はＦＩＦＯメモリ４を更に詳細に説明するブロッ
ク図である。同図においてＦＩＦＯメモリ４は、トレー
ス制御回路５からの書込指示５１に従ってプロセッサバ
ス３の情報を書込むメモリ部４１と、メモリ部４１に書
込みメモリアドレス４２ａを供給しメモリ部４１への１
語の書込みが完了する都度インクリメントされる書込み
アドレスカウンタ４２と、トレースメモリ９に接続され
たメモリ部４１からの読出し出カフと、トレースメモリ
９からの受信完了信号１０によりインクリメントされメ
モリ部４１に読出しメモリアドレス４３ａを供給する読
出しアドレスカウンタ４３と、書込みメモリアドレス４
２ａと読出しメモリアドレス４３ａとを比較するコンパ
レータ４４と、コンパレータ４４からのニアエンド信号
６と、メモリ有効信号８とを含んでいる。

次に本発明のプログラム走行ルート収集方式の動作につ
いて説明する。

データ処理装置は主記憶装置２内に格納されたプログラ
ムを演算処理装置１が逐一取出して実行する。この場合
、プロセッサバス３の上には主記憶装置２のメモリアド
レス、読取りデータ、あるいは演算処理装置１から主記
憶装置２への書込みデータ、更には演算処理装置１の主
記憶装置２へのアクセス種別識別信号などが送受信され
ている。前記アクセス種別識別信号には命令フェッチ実
行中、オペランドフェッチ実行中、オペランドストア実
行中、更にはジャンプ先命令フェッチ実行中などのアク
セス識別を含んでおり、かかるアクセス種別識別信号や
メモリアドレスなどがトレース制御回路５で条件判定さ
れ、プログラム走行ルート解析に必要なデータであった
場合にのみ書込み指示５１をオンとするようにしてプロ
セッサバス３上のデータをメモリ部４１に書込む。この
メモリ部４１への書込みが完了すると、書込みアドレス
カウンタ４２を＋１歩進し次のトレース情報の書込みに
備える。

また、メモリ部４１への書込みが完了すると、コンパレ
ータ４４が書込みメモリアドレス４２ａと読出しメモリ
アドレス４３ａとの不一致、すなわちメモリ部４１内に
有効なデータがあることを検出し、メモリ有効信号８を
トレースメモリ９に出力してトレースメモリ９へデータ
の引取りを指示する。そしてトレースメモリっでデータ
の引取りが完了すると受信完了信号１０を出力し、読出
しアドレスカウンタ４３を＋１歩進する。

このようにメモリ部４１への書込み動作と読出し動作と
を独立して行い、大容量のトレース情報はトレースメモ
リ９に保存する。この場合、メモリ部４１への書込み周
期（Ｔｗ）、すなわちプログラム走行ルート解析に必要
なデータの出現頻度とメモリ部４１の読出し周期（ＴＲ
）、すなわちトレースメモリ９のサイクルタイムとの関
係がＴｗ≧Ｔ　Ｒであれば間圧はないが、トレースメモ
リ９を大容量化することがらサイクルタイムが長くなり
Ｔ　ｗ　＜　Ｔ　Ｒの時間関係となった場合には、書込
みアドレスカウンタ４２による読出しアドレスカウンタ
４３の追越し、すなわちトレースメモリ９に引取られて
いないトレース情報の消滅を避けるために、書込みメモ
リアドレス４２ａと読出しメモリアドレス４３ａとの大
小比較をコンパレータ４４が実行する。この結果、書込
みメモリアドレス４２ａに一定値を加えた値が読出しメ
モリアドレス４３ａを超える場合に、コンパレータ４４
はニア・エンド信号６を出力し、更にニア・エンド信号
６は演算処理装置１に対しプロセッサバス３の使用要求
を行う。

上記の使用要求を演算処理装置１が受付けると、演算処
理装置１はプロセッサバス３を経由した主記憶装置２へ
のアクセスを実行出来なくなる。この結果、トレース制
御回路５からの書込み信号５１はオフ状悪となってメモ
リ部４１へのデータ書込みが中断され、満杯に近づいた
メモリ部４１ではトレースメモリ９によるデータ引取り
のみが実行される。

上記のようにしてトレースメモリ９によるデータ引取り
が実行されれば、すでに説明したように読出しアドレス
カウンタ４３が更新されるので、コンパレータ４４は書
込みメモリアドレス４２ａと読出しメモリアドレス４３
ａとの大小を比較してニア・エンド信号６をオフし、演
算処理装置１に対するプロセッサバス３の使用要求を解
除する。

この結果、中断されていた演算処理装置１によるプロセ
ッサバス３を経由した主記憶装置２へのアクセスが再開
されるので、プログラム走行が再開される。

〔発明の効果〕

以上説明したように本発明は、演算処理装置と主記憶装
置とを接続するプロセッサバス上に演算処理装置から主
記憶装置へのアクセスにかかわる情報を一時的に記憶す
るＦＩＦＯメモリと、前記ＦＩＦＯメモリに記憶された
情報を順次読出し格納するトレースメモリと、前記ＦＩ
ＦＯメモリの空きエリアが一定語数以下となったとき前
記プロセッサバスの使用要求を送出する手段を有するこ
とにより、プログラム走行ルートを解析するに必要な情
報の種類や量を制限することなく、大容量のプログラム
走行データを収集でき、効率的なプロセッサデバッグの
手段を提供できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図のＦ　Ｉ　ＦＯメモリの詳細を説明するブロック
図である。 １・・・演算処理装置、２・・・主記憶装置、３・・・
プロセッサバス、４・・・ファーストイン・ファースト
アウトメモリ、５・・・トレース制御回路、６・・・ニ
ア・万１　図 第２図 う

Claims (1)

【特許請求の範囲】
1. 演算処理装置と主記憶装置とをプロセッサバスによって
   接続したデータ処理装置にあって、前記プロセッサバス
   に接続し前記演算処理装置から前記主記憶装置へのアク
   セスにかかわる情報を一時的に記憶するファーストイン
   ・ファーストアウトメモリと、前記ファーストイン・フ
   ァーストアウトメモリに記憶した情報を順次読出し格納
   するトレースメモリと、前記ファーストイン・ファース
   トアウトメモリの空きエリアが一定語数以下となったと
   き前記プロセッサバスの使用要求を送出して前記演算処
   理装置の動作を中断させる手段とを有することを特徴と
   するプログラム走行ルート収集方式。