JPH01286625A - 出力バッファ回路及びその駆動方法 - Google Patents

出力バッファ回路及びその駆動方法

Info

Publication number
JPH01286625A
JPH01286625A JP63116590A JP11659088A JPH01286625A JP H01286625 A JPH01286625 A JP H01286625A JP 63116590 A JP63116590 A JP 63116590A JP 11659088 A JP11659088 A JP 11659088A JP H01286625 A JPH01286625 A JP H01286625A
Authority
JP
Japan
Prior art keywords
constant current
current source
output
pulse width
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63116590A
Other languages
English (en)
Other versions
JPH0736525B2 (ja
Inventor
Tadashi Saito
正 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63116590A priority Critical patent/JPH0736525B2/ja
Publication of JPH01286625A publication Critical patent/JPH01286625A/ja
Publication of JPH0736525B2 publication Critical patent/JPH0736525B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の出力バッファ回路に関し、特
にティジタル入力された電圧値をアナログ変換して大容
量の負荷を駆動する出力バッファ回路に関する。
〔従来の技術〕
従来、この種の出力バッファ回路は、第4図に示すよう
な回路構成から成っている。図において、20はデータ
入力群12よシ入力されたティジタル振幅値をD/A変
換するD/Aコンバータ、1はD/Aコンバータ20に
よfi D/A変換されたアナログ電圧で大容量負荷1
0を駆動するための出力バッファ、2は出力バッファ1
の出力段の定電流源用トランジスタで、大電流用定電流
源リファレンス回路8によりミ流値が決定される。
大電流用定電流源リファレンス回路8により決定される
電流値は、大容量負荷10を十分駆動できる値が常に一
定な値として与えられている。そのため、第4図に示す
出力バッファ回路の出力波形は第5図に示すように、例
えは、出力電圧値aからbに変化するときのスルーレー
トと出力電圧値すからCに変化するときのスルーレート
とは常に同じである。
〔発明が解決しようとする課題〕
上述した従来の出力バッファ回路は、大容量を駆動する
ために第4図に示される定電流源用トランジスタ2に流
れる電流を、大容量負荷10を出力バッファ回路の出力
最大振幅値で駆動できる値で常に一定に与えておく必要
がある。しかしながら、第5図に示す出力バッファ回路
の出力波形の出力電圧値aからbに変化するときは、出
力電圧(6,dからeに変化するときに比べて電圧変化
量が少ないため、定電流源用トランジスタに流す電流は
後者の場合に比べて、わずかな期間だけ流すだけで大容
量負荷10を駆動できる。従って、従来の出力バッファ
回路には、大容量負荷の駆動には不必要な電流が多く流
れるので、必要以上に出力バッファ回路の消費電力が高
くなるという欠点がある。特に、駆動電圧が高く、ドラ
イバーのような多出力の場合に、従来の出力バッファ回
路を適用すると、消費電力が非常に大きくなるという欠
点がある。
〔課題を解決する丸めの手段〕
本発明の出力バッファ回路は、アナログ電圧をディジタ
ル化したディジタル信号を入力とし、そのディジタル信
号を信号の振幅の大きさに比例するパルス幅を有するパ
ルスを発生するパルス幅変調相デコーダと、その出力パ
ルス幅の基準電圧を発生するランプ電圧発生回路と、こ
のランプ電圧発生回路の出力電圧を前記パルス幅変調用
デコーダの出力信号のパルス幅でサンプリング時間を制
御するサンプルホールドスイッチと、前記ランプ電圧発
生回路の出力電圧を前記サンプルホールドスイッチを介
してサンプルホールドするサンプルホールドコンデンサ
と、このサンプルホールドコンデンサを入力とする出力
バッファと、この出力バッファの出力段の負荷駆動能力
を決定する定電流源用トランジスタに基準電圧を与える
大を流定電流源用リファレンス回路及び小電流定電流源
用リファレンス回路と、前記大電流定電流源用リファレ
ンス回路あるいは前記小電流定電流源用リファレンス回
路とを前記パルス幅変調用デコーダ゛の出力信号で切り
換えて前記定電流源用トランジスタに接続する定電流源
リファレンス切換スイッチとを含んで構成される事を特
徴とし、さらに前記大電流定電流源用リファレンス回路
は、前記出力バッファの出力に接続される負荷を前記出
力バッファの最大振幅で駆動できる電流を前記出力バッ
ファの出力段の定電流源用トランジスタに与える電圧を
発生させ、前記小電流定電流源用リファレンス回路は前
記出力バッファの出力電圧を維持できる最小の電流を前
記出力バッファの出力段の定電流源用トランジスタに与
える電圧を発生させ、前記サンプルホールドスイッチが
前記パルス幅変調用デコーダの出力信号により閉じて前
記サンプルホールドコンデンサを充電している期間中、
前記定電流源リファレンス切換スイッftri前記パル
ス−変調用デコーダの出力信号にょシ前記大電流定11
流リファレンス回路を選択し、前記サンプルホールドス
イッチが前記パルス幅変調用デコーダの出力信号により
開いて、前記サンプルホールドコンデンサを放電してい
る期間中、前記定電流源リファレンス切換スイッチは前
記パルス幅変調用デコーダの出力信号により前記小電流
定を流リファレンス回路を選択する事を特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の回路構成図、第2図は第1
図の各個所の電圧v1〜■4の波形である。
本実施例は、出力電圧の基準電圧を発生するランプ電圧
発生回路5と、データ入力端子群により入力されたデー
タをパルス幅変調するパルス幅変調用デコーダ7と、そ
のパルス幅変調用テコ−タフのパルス幅出力電圧V2に
よりランプ電圧発生回路5の電圧■1をサンプルホール
ドするサン7−ルホールドコンデンサ3と、サンプルホ
ールドスイッチ4から構成されるD/Aコンバータと、
そのD/Aコンバータのアナログ電圧V3を大容量負荷
10にドライブする出力バッファ1と、この出力バッフ
ァ1の定電流源用トランジスタ2に流れる電流値を決定
する大電流用定電流NIJファレンス回路8と、小電流
用定電流源リファレンス回路9と、その大電流用定電流
源リファレンス回路8あるいは小電流用定電流源リファ
レンス回路9を、パルス幅変調用デコーダ′7の出力に
より切り換える定電流源リファレンス切換スイッチ6か
ら構成される。
ランプ電圧発生回路5により基準電圧が発生すると、デ
ータ入力端子群12に入力されたデータ値でパルス幅変
調されたパルス幅変調用デコーダ7の出力電圧v2によ
り、サングルホールドスイッチ4を閉じてサンプルホー
ルドコンデンサ3を充電する。いま、パルス幅変調用デ
コーダ7の出力電圧V2 OFFの時に出力バッファ1
の定電流リファレンス切換スイッチを小電流用定電流源
リファレンス回路9に切り換え、又パルス幅変調用デコ
ーダ7の出力電圧V2がONの時に大電流用定電流源リ
ファレンス回路8に切り換えるものとする。
出力バッファ1には、サンプルホールドコンデンサ3を
充電している期間A(第2図)中、大電流用定電流源リ
ファレンス回路8で決定される電流が流れ、サンプルホ
ールドスイッチ+j3がホールドしている期間B(第2
図)中には、小電流用定電流源リファレンス回路9で決
定される電流が流れる。大電流用定電流源リファレンス
回路8に、出力の最大振幅で大容量負荷を十分駆動でき
る電流を設定する。また、小電流用定電流源Lファレン
ス回路9には、出力の電圧を維持できるだけの、電流を
設定する。
この様セすることに依シ1例えば、出力電圧が第2図の
fからgに、又gからhに変化するとき、期間Aのみに
出力バッ7アに大電流が流れるので、出力電圧の変化に
応じた消費電流で駆動することができる。
第3図は本発明の第2の実施例の回路構成図であシ、本
実施例は第1の実施例のドライバ等を多出力構成とした
場合の例を示し、601〜60nはパルス幅変調用デコ
ーダ群、701〜70nはラッチ群、801〜80nは
シフトレジスタ群である。
シフトレジスタ801〜8Qnにより転送されたデータ
は、ラッチ701〜70nにより、ある期間中ホールド
される。そのホールドされたデータ値によりランプ電圧
発生回路5の基準電圧をパルス幅変調用デコーダ601
〜60nの出力信号のパルス幅で変調してサンプルホー
ルドコンデンサ201〜20nを充電する。また、第1
の実施例同様に、大電流用定電流リファレンス回路8と
小電流用定電流回路9を出力電圧の変化に応じて各出力
毎に切り換えて消費電力を低減させる。
この実施例では、多出力であるにもかかわらず、電力を
低減させるために必要な素子は、2つの定電流用す7ア
レンス回路と各出力に増けられた定電流リファレンス切
換スイッチだけで可能であるという利点がある。また、
消費電力の低減も出力数の分だけ可能となり、大きな消
費電力の低減を困ることができる。
〔発明の効果〕
以上説明したように本発明は、デジタル入力した電圧値
をアナログ変換して大容量負荷を駆動する出力バラフッ
回路において、D/A変換をランプ電圧発生回路とパル
ス幅変調により行ない、同時にパルス幅変調の信号で、
出力バッファの定電流源を出力バッファの出力電圧が変
化する期間に応じて大!流用と小電流用に切り換なるこ
とにより、出力電圧に応じて自動的に消費電流をコント
ロールすることができるので出力バッファの消費電力を
低減できるという効果がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例の出力バッファ回路の回
路構成図、第2図は第1図の各個所の電圧波形図、第3
図は本発明の第2の実施例の回路構成図、第4図は従来
の出力バッファ回路の回路構成図、第5図は従来の出力
7777回路の出力波形図である。 Vl・・・ランプ電圧発生回路5の出力電圧波形、■2
・・・パルス幅変調用デコーダ7の出力波形、ν3・・
・サンプルホールドコンデンサ3の電圧波形、■4・・
・出力端子14の電圧波形、VIO・・・出力波形、1
・・・出力バッファ、2・・・定電流源用トランジスタ
、3・・・サンプルホールドコンデンサ、4・・・サン
プルホールドコンデンサ、5・・・ランプ電圧発生回路
、6・・・定電流源リファレンス切換スイッチ、7・・
・パルス幅変調用デコーダ、8・・・大電流用定電流源
リファレンス回路、9・・・小電流用定電流源リファレ
ンス回路、10・・・大容量負荷、11・・・デコーダ
基準クロックパルス入力端子群、12・・・デコーダ入
力端子群、13・・・パルス幅変調用テコータ゛出力、
14・・・出力端子、15・・・ラッチ入力、16・・
・シフトレジスタ用転送りロック、20・・・D/Aコ
ンバータ、101〜10n・・・出力バッファ、201
〜2On・・・サンプルホールドコンデンサ、301〜
30n・・・サンプルホールドスイッチ、401〜40
n・・・定電流源用トランジスタ、501〜50n・・
・定電流源リファレンス切換スイッチ、601〜60n
・・・パルス幅変調用デコーダ、701〜70n・・・
ラッチ、801〜80n・・・シフトレジスタ、901
〜90n・・・出力端子。 代理人 弁理士  内 原   音 // 2 :定・響謂U雫!利へ覧5゛又タ ロ :、宣言5痔ヌtリファUシズ切羊さスイッチS 
: 大雪j浣;月7定電ノ組2層リファしシ又El路q
 : 小雪フ廃用電力rtJsリファLシズ回y各;1
jデ゛コープ−基準クロッフハ゛/1戸力渦召評12、
データスカ嶋J屏 碧)    1     口つ −N      0        +Δ    δ 
  δ     き 15:つ1./チλ力 I6:  シフ即ジスタ用乾J、夕ロヶフ1g1〜/θ
rL: エカl)゛ヅファ201〜?On : 寸ニブ
、・L7も一1t−F:Jシデシゲ301〜知72: 
 リ′シフク5ホーノL八′ヌレイ、7+401−#7
1 : ttffiJ/!l )フ’、ifyスタ50
1〜ご707’l : 2e ;tニクにノノフ7Lシ
又ちグ4シにスプ′・ソモF601〜Wn:ハ7tl憧
受底柵!刊テ゛コーク“りOf〜3り7L:  ラフ+ ?01− ’8077: 二フ)Lε゛スタ第    
   、う       し?7!PJ4  ロ 処  5 図

Claims (1)

  1. 【特許請求の範囲】 1、アナログ電圧をディジタル化したディジタル信号を
    入力とし、そのディジタル信号の振幅の大きさに比例す
    るパルス幅を有するパルスを発生するパルス幅変調用デ
    コーダと、その出力パルスの基準電圧を発生するランプ
    電圧発生回路と、このランプ電圧発生回路の出力電圧を
    前記パルス幅変調用デコーダの出力信号のパルス幅でサ
    ンプリング時間を制御するサンプルホールドスイッチと
    、前記ランプ電圧発生回路の出力電圧を前記サンプルホ
    ールドスイッチを介してサンプルホールドするサンプル
    ホールドコンデンサと、このサンプルホールドコンデン
    サを入力とする出力バッファと、この出力バッファの出
    力段の負荷駆動能力を決定する定電流源用トランジスタ
    に基準電圧を与える大電流定電流源用リファレンス回路
    及び小電流定電流源用リファレンス回路と、前記パルス
    幅変調用デコーダの出力信号で切り換えて前記定電流源
    用トランジスタに接続する定電流源リファレンス切換ス
    イッチとを含んで構成される事を特徴とする出力バッフ
    ァ回路。 2、アナログ電圧をディジタル化したディジタル信号を
    入力とし、そのディジタル信号を信号の振幅の大きさに
    比例するパルス幅を有するパルスを発生するパルス幅変
    調用デコーダと、その出力パルスの基準電圧を発生する
    ランプ電圧発生回路と、このランプ電圧発生回路の出力
    電圧を前記パルス幅変調用デコーダの出力信号のパルス
    幅でサンプリング時間を制御するサンプルホールドスイ
    ッチと、前記ランプ電圧発生回路の出力電圧を前記サン
    プルホールドスイッチを介してサンプルホールドするサ
    ンプルホールドコンデンサと、このサンプルホールドコ
    ンデンサを入力とする出力バッファと、この出力バッフ
    ァの出力段の負荷駆動能力を決定する定電流源用トラン
    ジスタに基準電圧を与える大電流定電流源用リファレン
    ス回路及び小電流定電流源用リファレンス回路と、前記
    大電流定電流源用リファレンス回路あるいは前記小電流
    定電流源用リファレンス回路とを前記パルス幅変調用デ
    コーダの出力信号で切り換えて前記定電流源用トランジ
    スタに接続する定電流源リファレンス切換スイッチとを
    含んで構成される出力バッファ回路において、前記大電
    流定電流源用リファレンス回路は、前記出力バッファの
    出力に接続される負荷を前記出力バッファの最大振幅で
    駆動できる電流を前記出力バッファの出力段の定電流源
    用トランジスタに与える電圧を発生させ、前記小電流定
    電流源用リファレンス回路は前記出力バッファの出力電
    圧を維持できる最小の電流を前記出力バッファの出力段
    の定電流源用トランジスタに与える電圧を発生させ、前
    記サンプルホールドスイッチが前記パルス幅変調用デコ
    ーダの出力信号により閉じて前記サンプルホールドコン
    デンサを充電している期間中、前記定電流源リファレン
    ス切換スイッチは前記パルス幅変調用デコーダの出力信
    号により前記大電流定電流リファレンス回路を選択し、
    前記サンプルホールドスイッチが前記パルス幅変調用デ
    コーダの出力信号により開いて、前記サンプルホールド
    コンデンサを放電している期間中、前記定電流源リファ
    レンス切換スイッチは前記パルス幅変調用デコーダの出
    力信号により前記小電流定電流リファレンス回路を選択
    する事を特徴とする出力バッファ回路の駆動方法。
JP63116590A 1988-05-13 1988-05-13 出力バッファ回路及びその駆動方法 Expired - Lifetime JPH0736525B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63116590A JPH0736525B2 (ja) 1988-05-13 1988-05-13 出力バッファ回路及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63116590A JPH0736525B2 (ja) 1988-05-13 1988-05-13 出力バッファ回路及びその駆動方法

Publications (2)

Publication Number Publication Date
JPH01286625A true JPH01286625A (ja) 1989-11-17
JPH0736525B2 JPH0736525B2 (ja) 1995-04-19

Family

ID=14690905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63116590A Expired - Lifetime JPH0736525B2 (ja) 1988-05-13 1988-05-13 出力バッファ回路及びその駆動方法

Country Status (1)

Country Link
JP (1) JPH0736525B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019682A (ja) * 2005-07-06 2007-01-25 Sony Corp Ad変換装置並びに半導体装置
US7764213B2 (en) * 2008-07-01 2010-07-27 Microchip Technology Incorporated Current-time digital-to-analog converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62143518A (ja) * 1985-12-18 1987-06-26 Hitachi Micro Comput Eng Ltd 給電回路
JPS62274930A (ja) * 1986-05-23 1987-11-28 Pioneer Electronic Corp デイジタル・アナログ・コンバ−タ
JPS6365714A (ja) * 1986-09-05 1988-03-24 Nec Corp 半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62143518A (ja) * 1985-12-18 1987-06-26 Hitachi Micro Comput Eng Ltd 給電回路
JPS62274930A (ja) * 1986-05-23 1987-11-28 Pioneer Electronic Corp デイジタル・アナログ・コンバ−タ
JPS6365714A (ja) * 1986-09-05 1988-03-24 Nec Corp 半導体集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019682A (ja) * 2005-07-06 2007-01-25 Sony Corp Ad変換装置並びに半導体装置
US7764213B2 (en) * 2008-07-01 2010-07-27 Microchip Technology Incorporated Current-time digital-to-analog converter

Also Published As

Publication number Publication date
JPH0736525B2 (ja) 1995-04-19

Similar Documents

Publication Publication Date Title
JP4046811B2 (ja) 液晶表示装置
US4186436A (en) Booster circuit
KR100524985B1 (ko) 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법
JP2710566B2 (ja) 駆動回路
JPH11327487A (ja) デジタル―アナログ変換器、アクティブマトリクス型液晶ディスプレイおよびデジタル信号をアナログ信号に変換する方法
JPS58151719A (ja) パルス発生回路
US7099166B2 (en) Voltage boosting circuit and method
US7288990B2 (en) Reference buffer with dynamic current control
US20050012542A1 (en) Power supply
JP2004166039A (ja) 容量素子駆動回路
US4180807A (en) Charge transfer circuit with voltage threshold compensating means
GB2368474A (en) Sawtooth or triangular waveform generator
US4841427A (en) Capacitive voltage lowering circuit with dual outputs
KR100541975B1 (ko) 능동 구동형 el의 소스 구동회로 및 그 구동방법
JPH01286625A (ja) 出力バッファ回路及びその駆動方法
US6839011B1 (en) System and method of filtering in an integration system
JP2669591B2 (ja) データ・ライン・ドライバ
JP4160141B2 (ja) 液晶表示装置
JPH1175367A (ja) Dc/dcコンバータ
JP3268075B2 (ja) 液晶表示装置の駆動回路
JP3642343B2 (ja) 表示装置の駆動回路
JPH07194098A (ja) 昇圧回路及び昇圧回路用コントローラ
JPH02276420A (ja) スイツチトキヤパシタ方式出力電圧制御回路
JPH0721958B2 (ja) サンプル・ホールド増幅回路
SU1072238A1 (ru) Устройство дл управлени много чейковым преобразователем напр жени