JPH01286549A - 障害項目表示回路 - Google Patents

障害項目表示回路

Info

Publication number
JPH01286549A
JPH01286549A JP63115512A JP11551288A JPH01286549A JP H01286549 A JPH01286549 A JP H01286549A JP 63115512 A JP63115512 A JP 63115512A JP 11551288 A JP11551288 A JP 11551288A JP H01286549 A JPH01286549 A JP H01286549A
Authority
JP
Japan
Prior art keywords
alarm
output
circuit
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63115512A
Other languages
English (en)
Inventor
Shinzo Tsurumaki
弦巻 信三
Kunio Takada
高田 邦夫
Masashi Oba
大庭 政司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63115512A priority Critical patent/JPH01286549A/ja
Publication of JPH01286549A publication Critical patent/JPH01286549A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 伝送装置の障害発生を表示する障害項目表示回路に関し
、 1秒タイミング保持の表示方法において、正しい表示を
行う障害項目表示回路を提供することを目的とし、 伝送装置の障害の発生を示すアラームを入力して表示信
号を出力し、所定の時間経過後もアラーム入力が存続す
る場合表示信号を出力するアラーム保持回路を有する回
路において、アラームを入力してアラームの発生を検出
するアラーム発生検出手段と、アラーム入力とアラーム
発生検出手段の出力とアラームをオフにする信号とを入
力して、アラーム保持回路の出力をリセットするか否か
の判定を行い、対応する信号を出力する判定手段とを付
加して構成する。
〔産業上の利用分野〕
本発明は、伝送装置の障害発生を表示する障害項目表示
回路の改良に関するものである。
この際、1秒タイミング保持の表示方法において、正し
い表示を行う障害項目表示回路が要望されている。
〔従来の技術〕
第5図は従来例の回路構成ブロック図である。
第6図は従来例の動作を説明するタイムチャートである
伝送装置に障害が発生した場合の障害表示方法には次の
ようなものがある。即ち、 (1)非保持表示、 (2)即保持表示、 (3)1秒タイミング保持表示 等がある。
(1)の非保持表示方法は障害が発生した場合に障害の
表示を示すランプが点灯し、復旧した時に自動的に消灯
する方法である。又、(2)の即保持表示方法は障害が
発生した場合に障害の表示を示すランプを点灯する点は
(1)と同じであるが、復旧しても自動的に消灯せず人
手により確認して消灯するものである。
又、(3)の1秒タイミング保持表示方法は障害を検出
してから1秒間は非保持表示とし、1秒以上継続する場
合は保持表示を行う、又、復旧時はアラームオフ信号を
トリガとして表示の消灯を行う方法である。
1秒タイミング表示方法について更に詳細に説明する。
第5図において伝送装置(図示しない)に障害が発生し
、アラーム(“1”)を発生したとする。このアラーム
はフリップフロツブ(以下FFと称する)1のD入力端
子に入力すると共に、論理和回路(以下OR回路と称す
る)2の一方の入力端子、ANDN0回路一方の入力端
子及び1秒タイマ5に入力する。OR回路2に入力した
アラームは直ちに出力され、表示回路(図示しない)に
転送される。
一方、1秒タイマ5においてアラーム入力後1秒間経過
した時クロックパルスが出力され、アラームが1秒間以
上存続する場合AND回路6の他方の入力端子に加えら
れ、ANDN0回路出力″1”がFF1のC端子に加え
られる。
この結果、FPIのD入力端子に入力されていた信号が
Q出力端子に転送され、この出力信号がOR回路2の他
方の入力端子に加えられる。
第6図+8)に示すように障害が発生してアラームを入
力してから1秒間以内に復旧した場合、非保持表示を示
している。又、同図中)に示すように1秒間を経過した
後アラーム入力がなくなった場合101)でも出力は“
1#を出力しており、この場合保持表示を示している。
次に、アラーム入力がなくなった場合強制的に出力を“
0”にするために、第6図の例■に示すようにアラーム
が復旧した状態において、アラームオフの信号(↑で示
す、“1”)をANDN0回路一方の入力端子に加える
。へN11回路4の他方の入力端子にはアラーム入力を
インバータ3を介して加える。この場合、アラームが復
旧した状a(”0’)であるためANDN0回路出力は
“1”となり、この出力をFFIのCLR端子に加える
ことによりQ出力をリセットして“0”を出力する。
又、アラームオフの信号を第6図の例■に示すタイミン
グでANDN0回路加えた場合、アラームオフの短いパ
ルスの期間以上の間アラーム入力が存続しているため、
ANDN0回路出力は“0”となりPFIのQ出力をリ
セットできず、保持表示を続けることになる。
〔発明が解決しようとする課題〕
しかしながら上述の回路においては、第6図の例■に示
すようにアラームオフの信号が入力された場合、アラー
ム入力が復旧し非保持状態になっても保持表示を継続し
、表示が正しくないという問題点があつた。
したがって本発明の目的は、1秒タイミング保持の表示
方法において、正しい表示を行う障害項目表示回路を提
供することにある。
〔課題を解決するための手段〕
上記問題点は第1図に示す回路構成によって解決される
即ち第1図において、伝送装置の障害の発生を示すアラ
ームを入力して表示信号を出力し、所定の時間経過後も
アラーム入力が存続する場合表示信号を出力するアラー
ム保持回路100を有する回路において、800はアラ
ームを入力してアラームの発生を検出するアラーム発生
検出手段である。
又、700はアラーム入力とアラーム発生検出手段の出
力とアラームをオフにする信号とを入力して、アラーム
保持回路100の出力をリセットするか否かの判定を行
い、対応する信号を出力する判定手段である。上記70
0及び800を付加して構成する。
〔作 用〕
第1図において、アラーム発生検出手段800において
アラームを入力してアラームの発生を検出する。
又、判定手段700においてアラーム入力とアラーム発
生検出手段の出力とアラームをオフにする信号とを入力
して、アラーム保持回路100の出力をリセットするか
否かの判定を行い、対応する信号を出力する。
例えば、アラーム入力が非保持状態で復旧した場合、判
定手段700においてアラーム保持回路の出力をリセッ
トにする判定を行い、対応する信号を出力する。そして
アラーム保持回路100の出力をリセットする。
この結果、アラーム入力の有無に対応した正しい表示を
行うことができる。
〔実施例〕
第2図は本発明の実施例の回路構成ブロック図である。
第3図は実施例の動作を説明するタイムチャートである
第4図は実施例における判定回路の論理を示す図である
全図を通じて同一符号は同一対象物を示す。
第2図において、アラーム入力が10”の状態の時pp
soのC端子は“O”のままであり、ppsoのQ出力
端子は“0”、したがってこは“1″となりこの出力が
NAND回路70の一方に加えられるが、他方の入力端
子にアラーム入力の“O”が加えられるため、NAND
回路70の出力は“1”となる、この出力“1″がAN
D回路40の一方の入力端子に加えられ、他方の入力端
子にアラームオフの信号“1mを加えると、AND回路
40の出力は@1”となりこの出力をFFl0のCLR
端子に加えることにより、PFIOの出力はリセットさ
れる。第3図の例■及び第4図(1)に上述の場合を示
している。
次に第4図(4)、即ち第3図の例■の場合について説
明する。この場合、アラーム入力状態が“1”でありF
F80のD入力端子に常時“1”を加えているため、ア
ラーム入力のパルスの立ち上がり部分をFF80のC入
力端子に加えることにより“1”がQ出力端子に転送さ
れる。このため、FF80のご出力は“0#となり、こ
の出力がNANI)回路70の一方の入力端子に加えら
れる。このためNAND回路70の出力は“1′″とな
り、この出力をAND回路40の一方の入力端子に加え
、他方の入力端子にアラームオフの信号@1”を加える
ことにより、AND回路40の出力(即ち判定回路の出
力)は“1”となる、そしてこの出力をFFl0のCL
R端子に加えることにより、FF10をリセットする。
この結果、アラームが入力されなくなった時、アラーム
オフの信号によりOR回路20の出力を“0”にするこ
とができ、1秒タイミング保持の表示方法において正し
い表示を行うことができる。
尚、第4図(2)に示すアラーム入力がない時(アラー
ム入力が“0”の時) FF80のQ出力が“0”とな
り、したがってζは“l”となる、この出力をNAND
回路70の一方の入力端子に加え、他方の入力端子にア
ラーム入力(“0”)を加えるとNAND回路70の出
力は“1”となる、この出力11″)をAND回路40
の一方の入力端子に加え他方にアラームオフの信号(1
1”)を加えると、AND回路40の出力も“1”とな
る、この出力(”1’)をFFl0のCLR端子に加え
ることにより、FFl0の出力をリセットする。
又、第4図(3)に示す場合はアラーム入力状態が“1
″で、かつアラーム発生時から1秒経過後1秒タイマ5
0の出力によりPF30のQ出力はリセットされ“0”
になる、このため、ご出力の“1”がNAND回路70
の一方の入力端子に加えられ、他方の入力端子にアラー
ム“1”を加えることにより、NAND回路70は“0
”を出力する。この出力(“O”)をAND回路40の
一方の入力端子に加えると、他方の入力端子にアラーム
オフの信号“1”を加えてもAND回路40は0″を出
力し、FFl0の出力をリセットすることはない、これ
はアラーム入力の保持状態を表している。
〔発明の効果〕
以上説明したように本発明によれば、1秒タイミング保
持の表示方法において、正しい表示を行う障害項目表示
回路を作ることができる。
【図面の簡単な説明】
第1図は本発明の原理図、 第2図は本発明の実施例の回路構成ブロック図、第3図
は実施例の動作を説明するタイムチャート、 第4図は実施例における判定回路の論理を示す図・ 第5図は従来例の回路構成ブロック図、第6図は従来例
の動作を説明するタイムチャートである。 図において 700は判定手段、 800はアラーム発生検出手段 を示す。 ゝくニノ′ 小発吐の原理■ 棒 I 図 本会日月S奥龜吏イダ1の回路列1べフ”ロー2千 2
 z □時間 ¥っ子とfツ゛コの4ヒカ4usまヒ日月ずz1シイム
子1P−ト千 3 図

Claims (1)

  1. 【特許請求の範囲】 伝送装置の障害の発生を示すアラームを入力して表示信
    号を出力し、所定の時間経過後も該アラーム入力が存続
    する場合該表示信号を出力するアラーム保持回路(10
    0)を有する回路において、該アラームを入力して該ア
    ラームの発生を検出するアラーム発生検出手段(800
    )と、 該アラーム入力と該アラーム発生検出手段の出力とアラ
    ームをオフにする信号とを入力して、該アラーム保持回
    路(100)の出力をリセットするか否かの判定を行い
    、対応する信号を出力する判定手段(700)とを付加
    したことを特徴とする障害項目表示回路。
JP63115512A 1988-05-12 1988-05-12 障害項目表示回路 Pending JPH01286549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63115512A JPH01286549A (ja) 1988-05-12 1988-05-12 障害項目表示回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63115512A JPH01286549A (ja) 1988-05-12 1988-05-12 障害項目表示回路

Publications (1)

Publication Number Publication Date
JPH01286549A true JPH01286549A (ja) 1989-11-17

Family

ID=14664359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63115512A Pending JPH01286549A (ja) 1988-05-12 1988-05-12 障害項目表示回路

Country Status (1)

Country Link
JP (1) JPH01286549A (ja)

Similar Documents

Publication Publication Date Title
JPS5983254A (ja) ウオツチドツグタイマ
JPH01286549A (ja) 障害項目表示回路
JP2010117746A (ja) 計量システム
US5293572A (en) Testing system of computer by generation of an asynchronous pseudo-fault
JP2008077184A (ja) 割り込み制御回路
JPH1051515A (ja) 通信異常検出装置
JPH07212350A (ja) ランダム入力パルス保持・同期読出し回路、およびランダム入力データ保持・同期読出し回路
JP2004126753A (ja) Usb対応デバイスのリセット処理方法
JPH06131209A (ja) 擬似エラー発生方式
JP3038748B2 (ja) 需要電力計測装置の自動同期切替方式
JPS6113609B2 (ja)
JP2638319B2 (ja) 入出力インタフェース試験装置
JPS6260035A (ja) 擬似障害発生方式
JPS63174131A (ja) 割込み制御装置
JPH0279135A (ja) プログラム走行監視方式
JPH01200442A (ja) 保護付きcpuリセツト回路
JPH04149745A (ja) 情報処理装置
JPH0240747A (ja) マイクロコンピュータのデータ入出力方法
JPS60123939A (ja) デ−タ処理装置における監視制御方式
JPH04247531A (ja) 障害検出方式
JPH04270419A (ja) 情報処理装置
JPH02181240A (ja) 警報出力装置
JPS6146533A (ja) コンピユ−タ動作不良検出回路
JPS63282535A (ja) シグナルプロセツサ
JPH01287763A (ja) バツクアツプデータのチエツク方法