JPH01283676A - ウインドウ画像データの読出処理方式 - Google Patents
ウインドウ画像データの読出処理方式Info
- Publication number
- JPH01283676A JPH01283676A JP63113895A JP11389588A JPH01283676A JP H01283676 A JPH01283676 A JP H01283676A JP 63113895 A JP63113895 A JP 63113895A JP 11389588 A JP11389588 A JP 11389588A JP H01283676 A JPH01283676 A JP H01283676A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- image
- memory
- processing
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 85
- 238000003672 processing method Methods 0.000 claims description 5
- 230000008707 rearrangement Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001007 puffing effect Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Input (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
画像プロセッサが画像バッファメモリから０行ｍ列のウ
ィンドウ画像データを読出すための読出処理方式に関し
。
ィンドウ画像データを読出すための読出処理方式に関し
。
高速でウィンドウ画像データを読出せるようにすること
を目的とし。
を目的とし。
画像バッファメモリ上の１行分の画像データを格納でき
るラインメモリをｍ個一組として基本うインメモリとな
し、そして、この基本ラインメモリをｎ個用意するとと
もに２画像バッファメモリから読出していく１行分の画
像データを、順次上記基本ラインメモリにサイクリック
に格納するよう処理し、かつ、このときｍ個のラインメ
モリのすべてに同一の１行分の画像データを１画素ずつ
シフトさせていく形式で格納するよう処理し１ そして
、上記基本ラインメモリの同じアドレス位置に存在する
画像データのｎ組をすべて同時に読出すよう処理すると
ともに、この読出されたｎ組の画像データを行番号順に
並び変えることでウィンドウ画像データを得るよう構成
する。
るラインメモリをｍ個一組として基本うインメモリとな
し、そして、この基本ラインメモリをｎ個用意するとと
もに２画像バッファメモリから読出していく１行分の画
像データを、順次上記基本ラインメモリにサイクリック
に格納するよう処理し、かつ、このときｍ個のラインメ
モリのすべてに同一の１行分の画像データを１画素ずつ
シフトさせていく形式で格納するよう処理し１ そして
、上記基本ラインメモリの同じアドレス位置に存在する
画像データのｎ組をすべて同時に読出すよう処理すると
ともに、この読出されたｎ組の画像データを行番号順に
並び変えることでウィンドウ画像データを得るよう構成
する。
本発明は、１ｉｉｉ像プロセツサが画像バッファメモリ
から０行ｍ列のウィンドウ画像データを高速で読出せる
ようにするためのウィンドウ画像データの読出処理方式
に関するものである。
から０行ｍ列のウィンドウ画像データを高速で読出せる
ようにするためのウィンドウ画像データの読出処理方式
に関するものである。
デジタル画像処理では１画像バッファメモリから例えば
３行３列のウィンドウ画像データを読出して、フィルタ
リング処理等の局所変換処理を施すことになる。画像バ
ッファメモリのデータ量は極めて大きいものであること
から、このウィンドウ画像データの読出処理は、できる
限り高速で実現できるようにとなされる必要があるので
ある。
３行３列のウィンドウ画像データを読出して、フィルタ
リング処理等の局所変換処理を施すことになる。画像バ
ッファメモリのデータ量は極めて大きいものであること
から、このウィンドウ画像データの読出処理は、できる
限り高速で実現できるようにとなされる必要があるので
ある。
従来、高速性の要求されている画像処理の分野では、Ｔ
ＴＬ等の純粋なハードウェアで設計された専用のコンピ
ュータを使用していた。これらの専用コンピュータは１
画像処理の特徴である順次性を利用したパイプライン構
成をとることで、高速処理を実現していたのである。確
かに、この従来技術によれば５高速に画像を処理できる
ものの。
ＴＬ等の純粋なハードウェアで設計された専用のコンピ
ュータを使用していた。これらの専用コンピュータは１
画像処理の特徴である順次性を利用したパイプライン構
成をとることで、高速処理を実現していたのである。確
かに、この従来技術によれば５高速に画像を処理できる
ものの。
処理内容毎にハードウェアを作らなければならず。
装置の巨大化、高価格化を招いてしまうという問題点が
あった。
あった。
そこで、近年、マイクロプロセッサの高速化や高性能な
りＳＰ （デジタルシグナルプロセッサ）の普及を背景
にして、これらの画像処理分野−・の応用が急速に展開
されつつある。すなわち、マイクロプログラム制′４ｎ
による汎用のマイクロプロセッサ等を用いて、ＷＩ像処
理を実現しようとするのである。このような汎用のマイ
クロプロセッサを用いれば、プログラムを書き替えるだ
けで多彩な画像処理が実現でき、装置の小規模化、低価
格化が図られるため、パーソナルコンピュータをホスト
コンピュータとするようなシステムの画像処理には好適
なものとなる。
りＳＰ （デジタルシグナルプロセッサ）の普及を背景
にして、これらの画像処理分野−・の応用が急速に展開
されつつある。すなわち、マイクロプログラム制′４ｎ
による汎用のマイクロプロセッサ等を用いて、ＷＩ像処
理を実現しようとするのである。このような汎用のマイ
クロプロセッサを用いれば、プログラムを書き替えるだ
けで多彩な画像処理が実現でき、装置の小規模化、低価
格化が図られるため、パーソナルコンピュータをホスト
コンピュータとするようなシステムの画像処理には好適
なものとなる。
しかしながら、このような汎用のマイクロプロセッサ等
を用いる方法は、汎用性は高いが複雑な処理を行わせる
と処理速度が急激に低下してしまうという問題点がある
。特に、ｉｉｉ像処理の分野では、ウィンドウ画像デー
タに対して頻繁に局所変換処理を施す必要がある。汎用
のマイクロプロセッサでは、このウィンドウ画像データ
を読出すために１例えば３行３列のウィンドウ画像デー
タであれば画像バッファメモリを９回アクセスしなけれ
ばならず、このアクセス回数の増加のために処理速度が
急激に低下してしまうという問題点があったのである。
を用いる方法は、汎用性は高いが複雑な処理を行わせる
と処理速度が急激に低下してしまうという問題点がある
。特に、ｉｉｉ像処理の分野では、ウィンドウ画像デー
タに対して頻繁に局所変換処理を施す必要がある。汎用
のマイクロプロセッサでは、このウィンドウ画像データ
を読出すために１例えば３行３列のウィンドウ画像デー
タであれば画像バッファメモリを９回アクセスしなけれ
ばならず、このアクセス回数の増加のために処理速度が
急激に低下してしまうという問題点があったのである。
本発明はかかる事情に鑑みてなされたものであって、汎
用の画像プロセッサを用いるときにあっても、高速でウ
ィンドウ画像データを読出せるようにするウィンドウ画
像データの読出処理方式の提供を目的とするものである
。
用の画像プロセッサを用いるときにあっても、高速でウ
ィンドウ画像データを読出せるようにするウィンドウ画
像データの読出処理方式の提供を目的とするものである
。
第１図は本発明の原理構成図である。
図中、１０は０行ｍ列のウィンドウ画像データを必要と
する画像プロセッサであって９例えば汎用のマイクロプ
ロセッサからなるもの、２０は画像バッファメモリであ
って１画像データを格納するメモリであるもの、３０は
ラインメモリであって１画像バッファメモリ２０上の１
行分の画像データを格納できるメモリであるもの、３１
はｎ個用意される基本ラインメモリであって、ラインメ
モリ３０がｍ個一組となって構成されるもの。
する画像プロセッサであって９例えば汎用のマイクロプ
ロセッサからなるもの、２０は画像バッファメモリであ
って１画像データを格納するメモリであるもの、３０は
ラインメモリであって１画像バッファメモリ２０上の１
行分の画像データを格納できるメモリであるもの、３１
はｎ個用意される基本ラインメモリであって、ラインメ
モリ３０がｍ個一組となって構成されるもの。
４０は画像データ格納処理回路であって７画像バッファ
メモリ２０から順次１行分の画像データを読出しｎ個の
基本ラインメモリ３１にサイクリックに格納するととも
に、この基本ラインメモリ３１への格納に際して１ｍ個
あるラインメモリ３０のすべてに同一の１行分の画像デ
ータを１画素ずつシフトさせていく形式で格納するよう
処理するもの、５０は配列変更回路であって、ｎ個ある
基本ラインメモリ３１から読出される画像データを画像
パフフチメモリ２０上の行番号順に並び変えるよう処理
するものである。
メモリ２０から順次１行分の画像データを読出しｎ個の
基本ラインメモリ３１にサイクリックに格納するととも
に、この基本ラインメモリ３１への格納に際して１ｍ個
あるラインメモリ３０のすべてに同一の１行分の画像デ
ータを１画素ずつシフトさせていく形式で格納するよう
処理するもの、５０は配列変更回路であって、ｎ個ある
基本ラインメモリ３１から読出される画像データを画像
パフフチメモリ２０上の行番号順に並び変えるよう処理
するものである。
本発明によれば、各基本ラインメモリ３１のアドレス位
置には３画像バッファメモリ２０の画像データの同一行
上で隣接することになるｍ個の画像データが順序よく格
納されることになる。これから１画像プロセッサＩＯが
、ｎ個ある基本ラインメモリ３１の同じアドレス位置を
アクセスすれば１画像バッファメモリ２０中の１行ｍ列
のウィンドウ画像データが得られるので、配列変更回路
５０の並び変え処理によって１画像バッファメモリ２０
上の並び方と等しいウィンドウ画像データを読出せるよ
うになる。
置には３画像バッファメモリ２０の画像データの同一行
上で隣接することになるｍ個の画像データが順序よく格
納されることになる。これから１画像プロセッサＩＯが
、ｎ個ある基本ラインメモリ３１の同じアドレス位置を
アクセスすれば１画像バッファメモリ２０中の１行ｍ列
のウィンドウ画像データが得られるので、配列変更回路
５０の並び変え処理によって１画像バッファメモリ２０
上の並び方と等しいウィンドウ画像データを読出せるよ
うになる。
このように１本発明では９画像プロセッサｌＯは、基本
ラインメモリ３１を１回アクセスすれば所望のウィンド
ウ画像データを読出せるようになることから、高速処理
が可能となるのである。
ラインメモリ３１を１回アクセスすれば所望のウィンド
ウ画像データを読出せるようになることから、高速処理
が可能となるのである。
以下、実施例に従って本発明の詳細な説明する。
第２図に１本発明の実施例構成図を示す。この図におい
て、第１図で示したものと同一のものは同一の記号で示
しである。ここで１本発明の処理内容の理解を容易なも
のとするために１画像バッファメモリ２０に格納される
画像データの容量を第３図に示すように８行８列で想定
し１行データには数字の通し番号１列データにはアルフ
ァベントを付することにする。
て、第１図で示したものと同一のものは同一の記号で示
しである。ここで１本発明の処理内容の理解を容易なも
のとするために１画像バッファメモリ２０に格納される
画像データの容量を第３図に示すように８行８列で想定
し１行データには数字の通し番号１列データにはアルフ
ァベントを付することにする。
この第２図に示すように、入力回路４１は画像バッファ
メモリ２０から画像データを読出す、この読出しは１画
像バッファメモリ２０の画像データのラスク方向である
行単位をもって実行されるよう構成されることになる１
画像バックアメモリ２０は大容量であることから、入力
回路４１には複数画素の画像データが高速に転送される
ことが好ましい、入力回路４１に入力される画像データ
は、１画素当り何ビットでもかまわないが、説明の便宜
上、ここでは１画素１ビツトの画像（すなわち、白黒画
像）を想定し、１回の人力で８画素同時に転送できるよ
うにするものとする。すなわち、第２図中のｌの値は、
このときは８ビツトとなる。
メモリ２０から画像データを読出す、この読出しは１画
像バッファメモリ２０の画像データのラスク方向である
行単位をもって実行されるよう構成されることになる１
画像バックアメモリ２０は大容量であることから、入力
回路４１には複数画素の画像データが高速に転送される
ことが好ましい、入力回路４１に入力される画像データ
は、１画素当り何ビットでもかまわないが、説明の便宜
上、ここでは１画素１ビツトの画像（すなわち、白黒画
像）を想定し、１回の人力で８画素同時に転送できるよ
うにするものとする。すなわち、第２図中のｌの値は、
このときは８ビツトとなる。
このようにして、入力回路４１に転送された８ビツト
（この説明では８画素となる）は、シフトレジスタをも
って構成される変換回路４２により。
（この説明では８画素となる）は、シフトレジスタをも
って構成される変換回路４２により。
パラレルデータからシリアルデータに変換される。
この入力回路４１と変換回路４２の処理により。
１行分の画像データが画像バッファメモリ２０から順次
シリアルに取出されていくとともに、続けて次の１行分
、そして次の１行分というように取出されていくことで
、すべての画像データが順番に取出されることになる。
シリアルに取出されていくとともに、続けて次の１行分
、そして次の１行分というように取出されていくことで
、すべての画像データが順番に取出されることになる。
このシリアル化された行方向の画像データは。
次のバッキング回路４３でｍビット（ｍ画素）を−組と
してバッキングされるよう処理される。ここで、このｍ
の値は１画像バッファメモリ２０から読出すべき１行ｍ
列のウィンドウ画像データのｍ列の値を示している。こ
のバッキング回路４３が実行するところのバッキング処
理の内容を第４図に示す。ここでは、説明の便宜上９ｍ
＝３としている。この図に示すように、パフキング回路
４３は、第１のシフトレジスタ４３ａでシリアルデータ
から３ビツトを抽出し、１ピント入れ変わる毎に、この
抽出した３ビツトを第２のシフトレジスタ４３ｂに転送
するよう処理することになる。
してバッキングされるよう処理される。ここで、このｍ
の値は１画像バッファメモリ２０から読出すべき１行ｍ
列のウィンドウ画像データのｍ列の値を示している。こ
のバッキング回路４３が実行するところのバッキング処
理の内容を第４図に示す。ここでは、説明の便宜上９ｍ
＝３としている。この図に示すように、パフキング回路
４３は、第１のシフトレジスタ４３ａでシリアルデータ
から３ビツトを抽出し、１ピント入れ変わる毎に、この
抽出した３ビツトを第２のシフトレジスタ４３ｂに転送
するよう処理することになる。
この第１のシフトレジスタ４３ａと第２のシフトレジス
タ４３ｂは、１ビット分すなわち１画素分ずらされて重
複するようなされていることから。
タ４３ｂは、１ビット分すなわち１画素分ずらされて重
複するようなされていることから。
この処理により１例えば画像バッファメモリ２０の第１
行目の画像データがシリアルデータとして転送されてく
るならば、第２のシフトレジスタ４３ｂからは、 （
０−Ａ、Ｏ−Ｂ、０−Ｃ）のバッキングデータの後に（
０−Ｂ、Ｏ−Ｃ，Ｏ−Ｄ〕が出力され、その後に〔０へ
Ｃ，Ｏ−Ｄ、０−Ｅ）が出力されるというように、１画
素分ずつずれたｍ個の画像データがパフキングデータと
して出力されることになる。
行目の画像データがシリアルデータとして転送されてく
るならば、第２のシフトレジスタ４３ｂからは、 （
０−Ａ、Ｏ−Ｂ、０−Ｃ）のバッキングデータの後に（
０−Ｂ、Ｏ−Ｃ，Ｏ−Ｄ〕が出力され、その後に〔０へ
Ｃ，Ｏ−Ｄ、０−Ｅ）が出力されるというように、１画
素分ずつずれたｍ個の画像データがパフキングデータと
して出力されることになる。
このバンキング回路４３によりバッキングされた画像デ
ータは、ドライバ４４を介して、第１図で説明したとこ
ろのｍ個（ここではｍ＝３である）のラインメモリから
なる基本ラインメモリ３１にと格納されることになる。
ータは、ドライバ４４を介して、第１図で説明したとこ
ろのｍ個（ここではｍ＝３である）のラインメモリから
なる基本ラインメモリ３１にと格納されることになる。
第１図でも説明したように、この基本ラインメモリ３１
は、読出すべきウィンドウ画像データが１行ｍ列であれ
ばｎ（ｆｆＪ用意されることになるが、ここでは、説明
の便宜上１ｎ−３として説明することにする。ドライバ
４４は、この３個の基本ラインメモリ３１をサイクリッ
クに指定しゲートを開くことで、指定した基本ラインメ
モリ３１に１行分のバンキングされた画像データを格納
するよう処理するのである。第２図の例で説明するなら
ば、−１の基本ラインメモ１７３１に画像バッファメモ
リ２０の第１行目の画像データを書き込み、続いて隘２
の基本ラインメモリ３１に第２行目の画像データを書き
込み、続いて−３の基本ラインメモリ３１に第３行目を
書き込むことになる。第５図に、第３行目まで書き込ま
れたときの３個の基本ラインメモリ３Ｉの格納状態を示
す。なお、基本ラインメモリ３１としては、高速化を実
現するためにＳＲＡＭを用いることが望ましい。
は、読出すべきウィンドウ画像データが１行ｍ列であれ
ばｎ（ｆｆＪ用意されることになるが、ここでは、説明
の便宜上１ｎ−３として説明することにする。ドライバ
４４は、この３個の基本ラインメモリ３１をサイクリッ
クに指定しゲートを開くことで、指定した基本ラインメ
モリ３１に１行分のバンキングされた画像データを格納
するよう処理するのである。第２図の例で説明するなら
ば、−１の基本ラインメモ１７３１に画像バッファメモ
リ２０の第１行目の画像データを書き込み、続いて隘２
の基本ラインメモリ３１に第２行目の画像データを書き
込み、続いて−３の基本ラインメモリ３１に第３行目を
書き込むことになる。第５図に、第３行目まで書き込ま
れたときの３個の基本ラインメモリ３Ｉの格納状態を示
す。なお、基本ラインメモリ３１としては、高速化を実
現するためにＳＲＡＭを用いることが望ましい。
この第５図からも明らかとなるように１本発明では、１
行ｍ列のウィンドウ画像データ（この説明では３行３列
となる）を得る必要があるときにおいて２画像プロセッ
サ１０は基本ラインメモリ３１に対して１回のメモリア
ドレスを実行すれば足りることになる０例えば、第３図
に示した画像バッファメモリ２０の”ｌ−Ｂ″を中心に
して。
行ｍ列のウィンドウ画像データ（この説明では３行３列
となる）を得る必要があるときにおいて２画像プロセッ
サ１０は基本ラインメモリ３１に対して１回のメモリア
ドレスを実行すれば足りることになる０例えば、第３図
に示した画像バッファメモリ２０の”ｌ−Ｂ″を中心に
して。
３×３の論理マスクでフィルタリングを行う必要がある
ときには、第５図中に示すように基本ラインメモリ３１
の２番目のアドレスを指定すれば。
ときには、第５図中に示すように基本ラインメモリ３１
の２番目のアドレスを指定すれば。
１回のアドレス処理により、”１−Ｂ”の３×３の近傍
領域を構成する“Ｏ−Ａ″、“０−Ｂ”、“０−Ｃ″、
“１−Ａ”、”１−Ｂ”、”１−Ｃ”、”２−Ａ”“２
−８’、２−Ｃ”を画像プロセッサエ０内に取り込める
ことになるのである。
領域を構成する“Ｏ−Ａ″、“０−Ｂ”、“０−Ｃ″、
“１−Ａ”、”１−Ｂ”、”１−Ｃ”、”２−Ａ”“２
−８’、２−Ｃ”を画像プロセッサエ０内に取り込める
ことになるのである。
すなわち３本発明の各基本ラインメモリ３１には、同一
行で隣接することになるｍ個の画像データが組となって
順序よく格納されているので１ｎ個ある基本ラインメモ
リ３１の同じアドレス位置をアクセスすれば１画像バッ
ファメモリ２０中の１行ｍ列のウィンドウ画像データが
一度に読出せることになるのである。
行で隣接することになるｍ個の画像データが組となって
順序よく格納されているので１ｎ個ある基本ラインメモ
リ３１の同じアドレス位置をアクセスすれば１画像バッ
ファメモリ２０中の１行ｍ列のウィンドウ画像データが
一度に読出せることになるのである。
しかるに、ドライバ４４は、１ｌｈ３の基本ラインメモ
リ３１に第３行目のパフキングされた画像データを書き
込んだ後、第４行目の画像データについては、胤１の基
本ラインメモリ３１に書き込むというようにサイクリッ
クに基本ラインメモリ３１を利用することになる。これ
から、基本ラインメモリ３１の内容をそのまま画像プロ
セッサ１０に取り込んだのでは、１行ｍ列のウィンドウ
画像データの配列が狂ってしまうことになる。そこで配
列変更回路５０を設け、基本ラインメモリ３１から読出
される画像データに対して１行番号順に並び変える処理
を行うのである。第６図にその処理の内容を示す、この
ようにして、配列変更回路５０を設けることで１画像プ
ロセッサ１０は。
リ３１に第３行目のパフキングされた画像データを書き
込んだ後、第４行目の画像データについては、胤１の基
本ラインメモリ３１に書き込むというようにサイクリッ
クに基本ラインメモリ３１を利用することになる。これ
から、基本ラインメモリ３１の内容をそのまま画像プロ
セッサ１０に取り込んだのでは、１行ｍ列のウィンドウ
画像データの配列が狂ってしまうことになる。そこで配
列変更回路５０を設け、基本ラインメモリ３１から読出
される画像データに対して１行番号順に並び変える処理
を行うのである。第６図にその処理の内容を示す、この
ようにして、配列変更回路５０を設けることで１画像プ
ロセッサ１０は。
本来の１行ｍ列のウィンドウ画像データをそのまま取り
込めるようになる。
込めるようになる。
以上図示実施例について説明したが１本発明はこれに限
られるものではない０例えば９画像バッファメモリの画
像データは２値化された画像に限られるものではない。
られるものではない０例えば９画像バッファメモリの画
像データは２値化された画像に限られるものではない。
このように本発明によれば１画像プロセッサは。
ラインメモリを１回アクセスするだけでウィンドウ画像
データを取り込むことができるようになる。
データを取り込むことができるようになる。
従って７画像プロセンサの高速性を損うことなく。
フィルタリング等の画像処理を実行できるようになる。
第１図は本発明の原理構成図。
第２図は本発明の実施例構成図。
第３図は実施例の説明のための画像バッファメモリの画
像データ例。 第４図はバッキング回路の処理内容の説明図。 第５図は基本ラインメモリの格納状態の説明図。 第６図は配列変更回路の処理内容の説明図である。 図中、１０は画像プロセッサ、２０は画像バッファメモ
リ、３０はラインメモリ、３１は基本ラインメモリ、４
０は画像データ格納処理回路。 ４１は入力回路、４２は変換回路、４３はバッキング回
路、４４はドライバ、５０は配列変更回路である。
像データ例。 第４図はバッキング回路の処理内容の説明図。 第５図は基本ラインメモリの格納状態の説明図。 第６図は配列変更回路の処理内容の説明図である。 図中、１０は画像プロセッサ、２０は画像バッファメモ
リ、３０はラインメモリ、３１は基本ラインメモリ、４
０は画像データ格納処理回路。 ４１は入力回路、４２は変換回路、４３はバッキング回
路、４４はドライバ、５０は配列変更回路である。
Claims (1)
- 【特許請求の範囲】 画像バッファメモリ（２０）からｎ行ｍ列のウィンドウ
画像データを読出すためのウィンドウ画像データの読出
処理方式において、 画像バッファメモリ（２０）上の１行分の画像データを
格納できるラインメモリ（３０）をｍ個一組として基本
ラインメモリ（３１）となし、そして、この基本ライン
メモリ（３１）をｎ個用意するとともに、 画像バッファメモリ（２０）から読出していく１行分の
画像データを、順次上記基本ラインメモリ（３１）にサ
イクリックに格納するよう処理し、かつ、このとき上記
基本ラインメモリ（３１）を構成するｍ個のラインメモ
リ（３０）のすべてに、同一の１行分の画像データを１
画素ずつシフトさせていく形式で格納するよう処理し、 そして、ｎ個ある上記基本ラインメモリ（３１）の同じ
アドレス位置に存在するｍ個で一組をなす画像データの
ｎ組をすべて同時に読出すよう処理するとともに、この
読出されたｎ組の画像データを画像バッファメモリ（２
０）上の行番号順に並び変えるよう処理することで、ｎ
行ｍ列のウィンドウ画像データを得るようにしてなるこ
とを、特徴とするウィンドウ画像データの読出処理方式
。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113895A JPH06101039B2 (ja) | 1988-05-11 | 1988-05-11 | ウインドウ画像データの読出処理方式 |
| US07/347,755 US5021977A (en) | 1988-05-11 | 1989-05-05 | Image data read out system in a digital image processing system |
| AU34091/89A AU607068B2 (en) | 1988-05-11 | 1989-05-05 | Image data read out system in a digital image processing system |
| EP89304762A EP0342022B1 (en) | 1988-05-11 | 1989-05-10 | Image data read out sytem in a digital image processing system |
| DE68917363T DE68917363T2 (de) | 1988-05-11 | 1989-05-10 | System zum Lesen von Bilddaten in einem digitalen Bildverarbeitungssystem. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113895A JPH06101039B2 (ja) | 1988-05-11 | 1988-05-11 | ウインドウ画像データの読出処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01283676A true JPH01283676A (ja) | 1989-11-15 |
| JPH06101039B2 JPH06101039B2 (ja) | 1994-12-12 |
Family
ID=14623836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63113895A Expired - Fee Related JPH06101039B2 (ja) | 1988-05-11 | 1988-05-11 | ウインドウ画像データの読出処理方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5021977A (ja) |
| EP (1) | EP0342022B1 (ja) |
| JP (1) | JPH06101039B2 (ja) |
| AU (1) | AU607068B2 (ja) |
| DE (1) | DE68917363T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5005011A (en) * | 1988-12-23 | 1991-04-02 | Apple Computer, Inc. | Vertical filtering apparatus for raster scanned display |
| CA2030404A1 (en) * | 1989-11-27 | 1991-05-28 | Robert W. Horst | Microinstruction sequencer |
| US5315540A (en) * | 1992-08-18 | 1994-05-24 | International Business Machines Corporation | Method and hardware for dividing binary signal by non-binary integer number |
| US5502807A (en) * | 1992-09-21 | 1996-03-26 | Tektronix, Inc. | Configurable video sequence viewing and recording system |
| JP3251421B2 (ja) * | 1994-04-11 | 2002-01-28 | 株式会社日立製作所 | 半導体集積回路 |
| JPH10207446A (ja) | 1997-01-23 | 1998-08-07 | Sharp Corp | プログラマブル表示装置 |
| US6404909B2 (en) | 1998-07-16 | 2002-06-11 | General Electric Company | Method and apparatus for processing partial lines of scanned images |
| US7702883B2 (en) * | 2005-05-05 | 2010-04-20 | Intel Corporation | Variable-width memory |
| JP4712503B2 (ja) * | 2005-09-29 | 2011-06-29 | 富士通セミコンダクター株式会社 | リコンフィグ可能な画像処理用アドレス生成回路及びそれを有するリコンフィグｌｓｉ |
| KR101921964B1 (ko) | 2012-03-05 | 2019-02-13 | 삼성전자주식회사 | 라인 메모리 및 이를 이용한 시모스 이미지 집적회로소자 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4477802A (en) * | 1981-12-17 | 1984-10-16 | The Bendix Corporation | Address generator for generating addresses to read out data from a memory along angularly disposed parallel lines |
| EP0099989B1 (en) * | 1982-06-28 | 1990-11-14 | Kabushiki Kaisha Toshiba | Image display control apparatus |
| US4594587A (en) * | 1983-08-30 | 1986-06-10 | Zenith Electronics Corporation | Character oriented RAM mapping system and method therefor |
| US4608678A (en) * | 1983-12-23 | 1986-08-26 | Advanced Micro Devices, Inc. | Semiconductor memory device for serial scan applications |
| FR2566950B1 (fr) * | 1984-06-29 | 1986-12-26 | Texas Instruments France | Processeur de points d'images video, systeme de visualisation en comportant application et procede pour sa mise en oeuvre |
| JPS62988A (ja) * | 1985-02-27 | 1987-01-06 | 大日本スクリ−ン製造株式会社 | 画像デ−タの表示方法 |
| US4769637A (en) * | 1985-11-26 | 1988-09-06 | Digital Equipment Corporation | Video display control circuit arrangement |
| US4791677A (en) * | 1985-12-16 | 1988-12-13 | Matsushita Electric Industrial Co., Ltd. | Image signal processor |
| US4791680A (en) * | 1986-03-25 | 1988-12-13 | Matsushita Electric Industrial Co. | Image data converter |
| JPH0715706B2 (ja) * | 1986-03-27 | 1995-02-22 | 日本電気株式会社 | メモリ制御装置 |
-
1988
- 1988-05-11 JP JP63113895A patent/JPH06101039B2/ja not_active Expired - Fee Related
-
1989
- 1989-05-05 AU AU34091/89A patent/AU607068B2/en not_active Ceased
- 1989-05-05 US US07/347,755 patent/US5021977A/en not_active Expired - Lifetime
- 1989-05-10 DE DE68917363T patent/DE68917363T2/de not_active Expired - Fee Related
- 1989-05-10 EP EP89304762A patent/EP0342022B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68917363D1 (de) | 1994-09-15 |
| AU607068B2 (en) | 1991-02-21 |
| AU3409189A (en) | 1989-12-14 |
| US5021977A (en) | 1991-06-04 |
| EP0342022A2 (en) | 1989-11-15 |
| JPH06101039B2 (ja) | 1994-12-12 |
| DE68917363T2 (de) | 1994-12-01 |
| EP0342022A3 (en) | 1991-04-10 |
| EP0342022B1 (en) | 1994-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03290765A (ja) | ビットマップ・イメージの９０度回転方法 | |
| JPH077260B2 (ja) | 画像データ回転処理装置及びその方法 | |
| JPS6325672B2 (ja) | ||
| JPS60153088A (ja) | メモリ・デ−タ・シフト装置 | |
| JPH01283676A (ja) | ウインドウ画像データの読出処理方式 | |
| JPH01320564A (ja) | 並列処理装置 | |
| US5450355A (en) | Multi-port memory device | |
| JP3222979B2 (ja) | 全回転ケース中での高速ページモードの使用 | |
| JP7234000B2 (ja) | ２次元画像をアフィン変換するための画像データ処理装置 | |
| JPH0740242B2 (ja) | データ転送方法 | |
| US6425020B1 (en) | Systems and methods for passively transferring data across a selected single bus line independent of a control circuitry | |
| JPS61256478A (ja) | 並列処理計算機 | |
| JPS62151987A (ja) | 画像処理用マルチ・ポ−ト・メモリ | |
| JP2633251B2 (ja) | 画像メモリ素子 | |
| JPH061449B2 (ja) | 画像編集用イメ−ジメモリ | |
| JPS58207170A (ja) | 画像処理システム | |
| KR20010072505A (ko) | 다수의 처리 및 메모리 회로를 포함하는 데이터 처리장치, 그 구성 방법 및 컴퓨터 프로그램 제품 | |
| JPS60124785A (ja) | 画像処理装置 | |
| JP2584050B2 (ja) | 入出力変換バッファメモリ | |
| JPS6346581A (ja) | 半導体記憶装置 | |
| JPH01201780A (ja) | 情報処理装置 | |
| JPS63138443A (ja) | 画像メモリ装置 | |
| JPH0553898A (ja) | 機能メモリ | |
| JPH0695937A (ja) | メモリアクセス装置 | |
| JPH07320053A (ja) | 画像回転処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |