JPH01276230A - 初期マイクロプログラムロード方式 - Google Patents
初期マイクロプログラムロード方式Info
- Publication number
- JPH01276230A JPH01276230A JP10475588A JP10475588A JPH01276230A JP H01276230 A JPH01276230 A JP H01276230A JP 10475588 A JP10475588 A JP 10475588A JP 10475588 A JP10475588 A JP 10475588A JP H01276230 A JPH01276230 A JP H01276230A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- model information
- model
- storage device
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011068 loading method Methods 0.000 title claims description 14
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000007689 inspection Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005094 computer simulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は初期設定時において計算機にマイクロプログ
ラムをロードする初期マイクロプログラムロード方式に
関するものである。
ラムをロードする初期マイクロプログラムロード方式に
関するものである。
第２図は例えば特開昭６２−５４３５３号公報に示され
た従来の初期マイクロプログラムロード方式を採用した
計算機システムの要部構成を示すブロック図である。図
において、中央処理装置１は、計算機に備えられデータ
処理や制御などを行い、制御メモリ１１、制御レジスタ
１２．１３及び型式情報レジスタ１４を有する。上記型
式情報レジスタ１４は計算機自体の型式情報を記憶する
型式情報記憶手段である。記憶制御装置２は記憶装置３
を制御するものである。記憶装置３は、動作モード情報
３１と、計算機に備えられる中央処理装置の識別を行う
ための情報であるｃｐｕ・ＩＤ３２と、ロードの対象と
なる計算機の型式情報である型式番号３３が付加された
マイクロプログラム３４を記憶するものである。この型
式番号３３はマイクロプログラム３４と計算機の型式と
の関係を判断するためのものである。す〜ビスプロセッ
サ４は、記憶装置３からの型式情報（型式番号３３）と
中央処理装置１の型式情報レジスタ１４からの型式情報
（型式番号）とを比較し、両型式情報が所定条件を満た
すかどうかを検査する型式検査手段としての型式検査部
４１と、中央処理装置１の制御メモリｌｌ及び制御レジ
スタ１２゜工３を初期マイクロプログラムロード（Ｉ
ＭＰ Ｌ）時に制御するＩＭＰＬ制御部４２とを有する
。オペレータコンソール５はサービスプロセッサ４に初
期マイクロプログラムロード命令などを与えるものであ
る。
た従来の初期マイクロプログラムロード方式を採用した
計算機システムの要部構成を示すブロック図である。図
において、中央処理装置１は、計算機に備えられデータ
処理や制御などを行い、制御メモリ１１、制御レジスタ
１２．１３及び型式情報レジスタ１４を有する。上記型
式情報レジスタ１４は計算機自体の型式情報を記憶する
型式情報記憶手段である。記憶制御装置２は記憶装置３
を制御するものである。記憶装置３は、動作モード情報
３１と、計算機に備えられる中央処理装置の識別を行う
ための情報であるｃｐｕ・ＩＤ３２と、ロードの対象と
なる計算機の型式情報である型式番号３３が付加された
マイクロプログラム３４を記憶するものである。この型
式番号３３はマイクロプログラム３４と計算機の型式と
の関係を判断するためのものである。す〜ビスプロセッ
サ４は、記憶装置３からの型式情報（型式番号３３）と
中央処理装置１の型式情報レジスタ１４からの型式情報
（型式番号）とを比較し、両型式情報が所定条件を満た
すかどうかを検査する型式検査手段としての型式検査部
４１と、中央処理装置１の制御メモリｌｌ及び制御レジ
スタ１２゜工３を初期マイクロプログラムロード（Ｉ
ＭＰ Ｌ）時に制御するＩＭＰＬ制御部４２とを有する
。オペレータコンソール５はサービスプロセッサ４に初
期マイクロプログラムロード命令などを与えるものであ
る。
次に動作について説明する。ＩＭＰＬ動作開始時に、サ
ービスプロセッサ４の型式検査部４１は、記憶装置３か
ら動作モード情報３１、ＣＰＵ・ＩＤ３２及び型式番号
３３を入力し、中央処理装置ｌの型式情報レジスタ１４
に記憶された型式番号に対して型式番号３３との比較、
かつ動作モード情報３１及びＣＰＵ・ＩＤ３２とのつき
合わせを行う。これにより上記比較及びつき合わせが所
定の条件を満たした場合にのみ、型式検査部４１はＩＭ
ＰＬ制御部４２にＩＭＰＬ動作指示を行い、ＩＭＰＬ制
御部４２はマイクロプログラム３４を制御メモリ１１及
び制御レジスタ１２．１３にロードする。このようにし
て記憶装置３０マイクロプログラム３４が中央処理装置
１にロードされ、ＩＭＰＬ処理が行われる。
ービスプロセッサ４の型式検査部４１は、記憶装置３か
ら動作モード情報３１、ＣＰＵ・ＩＤ３２及び型式番号
３３を入力し、中央処理装置ｌの型式情報レジスタ１４
に記憶された型式番号に対して型式番号３３との比較、
かつ動作モード情報３１及びＣＰＵ・ＩＤ３２とのつき
合わせを行う。これにより上記比較及びつき合わせが所
定の条件を満たした場合にのみ、型式検査部４１はＩＭ
ＰＬ制御部４２にＩＭＰＬ動作指示を行い、ＩＭＰＬ制
御部４２はマイクロプログラム３４を制御メモリ１１及
び制御レジスタ１２．１３にロードする。このようにし
て記憶装置３０マイクロプログラム３４が中央処理装置
１にロードされ、ＩＭＰＬ処理が行われる。
従来の初期マイクロプログラムロード方式は上述したよ
うに動作するので、サービスプロセッサ４の型式検査部
４１によってロード対象となる計算機内の中央処理装置
１の型式情報レジスタ１４からの型式情報と記憶装置３
からの型式情報とが所定の関係にない場合、あるいは該
計算機が該指定の形式についての所定条件を満足しない
場合に、初期マイクロプログラムロードを中止してしま
うように構成され、したがってオペレータはマイクロプ
ログラムと中央処理装置との関係を常に把握することに
より、中央処理装置に対応した正しいマイクロプログラ
ムを記憶装置に入れ直して再度初期マイクロプロゲラム
ロ〜ド処理をしなければならず、初期マイクロプログラ
ムロード処理に手間がかかり、計算機立上げミスも生じ
易いという問題点があった。
うに動作するので、サービスプロセッサ４の型式検査部
４１によってロード対象となる計算機内の中央処理装置
１の型式情報レジスタ１４からの型式情報と記憶装置３
からの型式情報とが所定の関係にない場合、あるいは該
計算機が該指定の形式についての所定条件を満足しない
場合に、初期マイクロプログラムロードを中止してしま
うように構成され、したがってオペレータはマイクロプ
ログラムと中央処理装置との関係を常に把握することに
より、中央処理装置に対応した正しいマイクロプログラ
ムを記憶装置に入れ直して再度初期マイクロプロゲラム
ロ〜ド処理をしなければならず、初期マイクロプログラ
ムロード処理に手間がかかり、計算機立上げミスも生じ
易いという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、該計算機の型式情報とマイクロプログラムの
型式情報とが所定条件を満足しない場合でも、その所定
条件を満足するマイクロプログラムを自動的に検索し、
該当マイクロプログラムの初期マイクロプログラムロー
ドを行うことにより、初期マイクロプログラムロード処
理の手間を少なくし、また、例えば自動運転等の無人運
転時にマイクロプログラムの不正登録による計算機立上
げミスも防止できる初期マイクロプログラムロード方式
を得ることを目的とする。
たもので、該計算機の型式情報とマイクロプログラムの
型式情報とが所定条件を満足しない場合でも、その所定
条件を満足するマイクロプログラムを自動的に検索し、
該当マイクロプログラムの初期マイクロプログラムロー
ドを行うことにより、初期マイクロプログラムロード処
理の手間を少なくし、また、例えば自動運転等の無人運
転時にマイクロプログラムの不正登録による計算機立上
げミスも防止できる初期マイクロプログラムロード方式
を得ることを目的とする。
この発明に係る初期マイクロプログラムロード方式は、
型式検査手段（型式検査部４１）に関連して記憶装置３
内のマイクロプログラムを検索する検索手段（プログラ
ム検索部４３）を設け、初期設定時に記憶装置３からの
型式情報（型式番号３３）と型式情報記憶手段（型式情
報レジスタ１４）からの型式情報とが所定条件を満たさ
なかったとき、検索手段により型式情報記憶手段からの
型式情報と所定条件を満たす型式情報を付加した他のマ
イクロプログラムを記憶装置３から選び出し、このマイ
クロプログラムを中央処理装置ｌにロードすることを特
徴とするものである。
型式検査手段（型式検査部４１）に関連して記憶装置３
内のマイクロプログラムを検索する検索手段（プログラ
ム検索部４３）を設け、初期設定時に記憶装置３からの
型式情報（型式番号３３）と型式情報記憶手段（型式情
報レジスタ１４）からの型式情報とが所定条件を満たさ
なかったとき、検索手段により型式情報記憶手段からの
型式情報と所定条件を満たす型式情報を付加した他のマ
イクロプログラムを記憶装置３から選び出し、このマイ
クロプログラムを中央処理装置ｌにロードすることを特
徴とするものである。
初期設定時に記憶装置３からの型式情報（型式番号３３
）と型式情報記憶手段（型式情報レジスタ１４）からの
型式情報とが所定条件を満たさなかったとき、検索手段
（プログラム検索部４３）は型式情報記憶手段からの型
式情報と所定条件を満たす型式情報を付加した他のマイ
クロプログラムを記憶装置３から選び出し、このマイク
ロプログラムを中央処理装置１にロードする。
）と型式情報記憶手段（型式情報レジスタ１４）からの
型式情報とが所定条件を満たさなかったとき、検索手段
（プログラム検索部４３）は型式情報記憶手段からの型
式情報と所定条件を満たす型式情報を付加した他のマイ
クロプログラムを記憶装置３から選び出し、このマイク
ロプログラムを中央処理装置１にロードする。
第１図はこの発明の一実施例に係る初期マイクロプログ
ラムロード方式を採用した計算機システムの要部構成を
示すブロック図である。第１図において、第２図に示す
構成要素に対応するものには同一の符号を付し、その説
明を省略する。サービスプロセッサ４内のプログラム検
索部４３は、型式検査部４１に関連して記憶装置３内の
マイクロプログラムを検索する検索手段である。記憶装
置３には型式番号３３を付加したマイクロプログラム３
４、型式番号３５を付加したマイクロプログラム３６な
どの複数のマイクロプログラムが記憶されているものと
する。
ラムロード方式を採用した計算機システムの要部構成を
示すブロック図である。第１図において、第２図に示す
構成要素に対応するものには同一の符号を付し、その説
明を省略する。サービスプロセッサ４内のプログラム検
索部４３は、型式検査部４１に関連して記憶装置３内の
マイクロプログラムを検索する検索手段である。記憶装
置３には型式番号３３を付加したマイクロプログラム３
４、型式番号３５を付加したマイクロプログラム３６な
どの複数のマイクロプログラムが記憶されているものと
する。
次に動作について説明する。ｒＭＰＬ （初期マイクロ
プログラムロード）動作開始時に、サービスプロセッサ
４のプログラム検索部４３は、中央処理装置１の型式情
報レジスタ１４に記憶された型式情報（型式番号）に該
当するマイクロプログラムを検索部４３に予め保持され
た各型式別のマイクロプログラム識別コードにより記憶
装置Ｓから検索し、型式検査部４１に例えばマイクロプ
ログラム３４の型式番号３３を通知する。次に型式検査
部４１は、記憶装置３か′ら動作モード情報３１及びＣ
ＰＵ・ＩＤ３２を人力し、中央処理装置１の型式情報レ
ジスタ１４に記憶された型式情報に対して型式番号共と
の比較、かつ動作モード情報３１及びＣＰＵ−ＩＤ３２
とのっき合わせを行う。これにより、上記比較及びつき
合わせか、所定条件を満たした場合は、型式検査部４１
はＩＭＰＬ制御部４２にＩＭＰＬ動作指示を行う。
プログラムロード）動作開始時に、サービスプロセッサ
４のプログラム検索部４３は、中央処理装置１の型式情
報レジスタ１４に記憶された型式情報（型式番号）に該
当するマイクロプログラムを検索部４３に予め保持され
た各型式別のマイクロプログラム識別コードにより記憶
装置Ｓから検索し、型式検査部４１に例えばマイクロプ
ログラム３４の型式番号３３を通知する。次に型式検査
部４１は、記憶装置３か′ら動作モード情報３１及びＣ
ＰＵ・ＩＤ３２を人力し、中央処理装置１の型式情報レ
ジスタ１４に記憶された型式情報に対して型式番号共と
の比較、かつ動作モード情報３１及びＣＰＵ−ＩＤ３２
とのっき合わせを行う。これにより、上記比較及びつき
合わせか、所定条件を満たした場合は、型式検査部４１
はＩＭＰＬ制御部４２にＩＭＰＬ動作指示を行う。
上記所定条件を満たさない場合は、型式検査部４１はプ
ログラム検査部４３に型式不正信号を返送することによ
り、この所定条件が満たされなかったことを通知する。
ログラム検査部４３に型式不正信号を返送することによ
り、この所定条件が満たされなかったことを通知する。
プログラム検索部４３は、上記型式不正信号により型式
情報レジスタ１４の型式情報に該当する例えば型式番号
３５を付加したマイクロプログラム３６を記憶装置３か
ら検索し、型式検査部４１に型式番号３５を通知すると
いう動作を、上記所定条件が成立するまで繰り返す。そ
して、所定条件が成立すれば、上述したような動作でマ
イクロプログラム３６を中央処理装置１にロードする。
情報レジスタ１４の型式情報に該当する例えば型式番号
３５を付加したマイクロプログラム３６を記憶装置３か
ら検索し、型式検査部４１に型式番号３５を通知すると
いう動作を、上記所定条件が成立するまで繰り返す。そ
して、所定条件が成立すれば、上述したような動作でマ
イクロプログラム３６を中央処理装置１にロードする。
上述したように記憶装置３内に型式に該当するすべての
マイクロプログラムを記憶していれば、ＣＰＵ−ＩＤ３
２及び動作モード情＠３１などの設定値に応じて自動的
にマイクロプログラムを選択してＩＭＰＬを実行できる
。
マイクロプログラムを記憶していれば、ＣＰＵ−ＩＤ３
２及び動作モード情＠３１などの設定値に応じて自動的
にマイクロプログラムを選択してＩＭＰＬを実行できる
。
なお、上記実施例ではマイクロプログラムの型式番号、
動作モード情報、ＣＰＵ−ＩＤ、及び型式情報レジスタ
内容の条件判定について示したが、判定する情報は計算
機の機種特有の判定情報を用いてもよい。
動作モード情報、ＣＰＵ−ＩＤ、及び型式情報レジスタ
内容の条件判定について示したが、判定する情報は計算
機の機種特有の判定情報を用いてもよい。
以上のように本発明によれば、初期設定時に記憶装置か
らの型式情報と型式情報記憶手段からの型式情報とが所
定条件を満たさなかったとき、検索手段により型情報記
憶手段からの型式情報と所定条件を満たす型式情報を付
加した他のマイクロプログラムを記憶装置から選び出し
、このマイクロプログラムを中央処理装置にロードする
ようにしたので、計算機の型式情報とマイクロプログラ
ムの型式情報とが所定条件を満足しない場合でも、その
所定条件を満足するマイクロプログラムが自動的に検索
され、これにより初期マイクロプログラムロード処理の
手間が少なくなり、また、例えば自動運転等の無人運転
時にマイクロプログラムの不正登録による計算機立上げ
ミスも防止できるという効果が得られる。
らの型式情報と型式情報記憶手段からの型式情報とが所
定条件を満たさなかったとき、検索手段により型情報記
憶手段からの型式情報と所定条件を満たす型式情報を付
加した他のマイクロプログラムを記憶装置から選び出し
、このマイクロプログラムを中央処理装置にロードする
ようにしたので、計算機の型式情報とマイクロプログラ
ムの型式情報とが所定条件を満足しない場合でも、その
所定条件を満足するマイクロプログラムが自動的に検索
され、これにより初期マイクロプログラムロード処理の
手間が少なくなり、また、例えば自動運転等の無人運転
時にマイクロプログラムの不正登録による計算機立上げ
ミスも防止できるという効果が得られる。
第１図はこの発明の一実施例に係る初期マイクロプログ
ラムロード方式を採用した計算機システムの要部構成を
示すブロック図、第２図は従来の初期マイクロプログラ
ムロード方式を採用した計算機システムの要部構成を示
すブロック図である。 ■・・・中央処理装置、３・・・記憶装置、１４・・・
型式情報レジスタ（型式情報記憶手段）、３３．３５・
・・型式番号（型式情報）、３４゜３６・・・マイクロ
プログラム、４１・・・型式検査部（型式検査手段）、
４３・・・プログラムネ★索部（検索手段）。
ラムロード方式を採用した計算機システムの要部構成を
示すブロック図、第２図は従来の初期マイクロプログラ
ムロード方式を採用した計算機システムの要部構成を示
すブロック図である。 ■・・・中央処理装置、３・・・記憶装置、１４・・・
型式情報レジスタ（型式情報記憶手段）、３３．３５・
・・型式番号（型式情報）、３４゜３６・・・マイクロ
プログラム、４１・・・型式検査部（型式検査手段）、
４３・・・プログラムネ★索部（検索手段）。
Claims (1)
- ロードの対象となる計算機の型式情報が付加されたマ
イクロプログラムを記憶した記憶装置と、計算機に備え
られその計算機自体の型式情報を記憶する型式情報記憶
手段と、上記記憶装置からの型式情報と上記型式情報記
憶手段からの型式情報とを比較し両型式情報が所定条件
を満たすかどうかを検査する型式検査手段とを備え、初
期設定時に上記記憶装置からの型式情報が上記型式情報
記憶手段からの型式情報と所定条件を満たすと上記型式
検査手段で判断されたとき、上記マイクロプログラムを
計算機内の中央処理装置にロードする初期マイクロプロ
グラムロード方式において、上記型式検査手段に関連し
て上記記憶装置内のマイクロプログラムを検索する検索
手段を設け、初期設定時に記憶装置からの型式情報と型
式情報記憶手段からの型式情報とが所定条件を満たさな
かったとき、上記検索手段により型式情報記憶手段から
の型式情報と所定条件を満たす型式情報を付加した他の
マイクロプログラムを上記記憶装置から選び出し、この
マイクロプログラムを上記中央処理装置にロードするこ
とを特徴とする初期マイクロプログラムロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10475588A JPH01276230A (ja) | 1988-04-27 | 1988-04-27 | 初期マイクロプログラムロード方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10475588A JPH01276230A (ja) | 1988-04-27 | 1988-04-27 | 初期マイクロプログラムロード方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01276230A true JPH01276230A (ja) | 1989-11-06 |
Family
ID=14389305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10475588A Pending JPH01276230A (ja) | 1988-04-27 | 1988-04-27 | 初期マイクロプログラムロード方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01276230A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006091972A (ja) * | 2004-09-21 | 2006-04-06 | Renesas Technology Corp | バスシステム及び半導体集積回路 |
-
1988
- 1988-04-27 JP JP10475588A patent/JPH01276230A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006091972A (ja) * | 2004-09-21 | 2006-04-06 | Renesas Technology Corp | バスシステム及び半導体集積回路 |
| JP4587756B2 (ja) * | 2004-09-21 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0100140B1 (en) | Data processing system and method of starting up system | |
| JP3123047B2 (ja) | マイクロプロセッサ | |
| EP0559222A2 (en) | Improved method for loading programs | |
| JPS60136833A (ja) | オペレ−テイングシステムの切替え方式 | |
| US6502176B1 (en) | Computer system and methods for loading and modifying a control program without stopping the computer system using reserve areas | |
| JPH01276230A (ja) | 初期マイクロプログラムロード方式 | |
| JPS61220030A (ja) | ソフトウエア識別方式 | |
| JPS63196936A (ja) | プログラム起動チエツク方式 | |
| EP0545396A2 (en) | Apparatus and method for information processing | |
| JP3348682B2 (ja) | 再開制御装置および再開制御方法 | |
| JPH1011320A (ja) | 計算機等の処理装置におけるｒｏｍプログラムモニタ装置 | |
| EP0381140A2 (en) | Data processing apparatus | |
| JPH03288224A (ja) | 端末エミユレータのバージヨンアツプ方式 | |
| JPS6258339A (ja) | 命令先取り制御装置 | |
| JPH0279122A (ja) | 浮動小数点演算機構 | |
| JPH05143422A (ja) | 更新後ジヤーナル管理方式 | |
| JPH04195527A (ja) | 計算機システム | |
| JPH103384A (ja) | 情報処理システム | |
| JPS60258646A (ja) | マイクロプログラムのパツチ方式 | |
| JPH01258148A (ja) | データ転送管理方式 | |
| JPH01220024A (ja) | 印字処理装置 | |
| JPH03244029A (ja) | コンピュータシステム | |
| JPH096408A (ja) | コンピュータ周辺装置並びにその制御システム及びその制御方法 | |
| JPS6242254A (ja) | チヤネルイニシヤライズ方式 | |
| JPS63196924A (ja) | 計算機システム立上げ方式 |