JPH0127583B2 - - Google Patents
Info
- Publication number
- JPH0127583B2 JPH0127583B2 JP55035262A JP3526280A JPH0127583B2 JP H0127583 B2 JPH0127583 B2 JP H0127583B2 JP 55035262 A JP55035262 A JP 55035262A JP 3526280 A JP3526280 A JP 3526280A JP H0127583 B2 JPH0127583 B2 JP H0127583B2
- Authority
- JP
- Japan
- Prior art keywords
- surge voltage
- semiconductor element
- semiconductor
- beam lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 32
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 3
- 229910000416 bismuth oxide Inorganic materials 0.000 description 2
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特に外部から印加
された過電圧（サージ電圧）からパツケージ内の
半導体装置を保護する半導体装置を提供せんとす
るものである。
された過電圧（サージ電圧）からパツケージ内の
半導体装置を保護する半導体装置を提供せんとす
るものである。
従来の半導体装置用パツケージは第１図に示す
ように接地用ビームリード３および他のビームリ
ード４は半導体素子２と金属配線５で接続され、
周囲をセラミツク１と金属板６あるいはプラスチ
ツクにより密封されている。
ように接地用ビームリード３および他のビームリ
ード４は半導体素子２と金属配線５で接続され、
周囲をセラミツク１と金属板６あるいはプラスチ
ツクにより密封されている。
かかる半導体装置用パツケージでは外部から印
加されたサージ電圧はすべて半導体素子に印加さ
れるという欠点がある。
加されたサージ電圧はすべて半導体素子に印加さ
れるという欠点がある。
上記サージ電圧から半導体素子を保護するため
従来から半導体素子内に保護回路を設け、サージ
電圧から半導体素子を保護している。半導体素子
内のパターン巾の微細化および素子の高密度化に
伴ない半導体素子の占有面積は縮少されつつあ
る。しかし、サージ電圧は外部要因により決定さ
れるため素子内の保護回路の占有面積はほとんど
変化しない。したがつて、半導体素子内の保護回
路の占有率は増加しつつあり、半導体素子面積縮
小化のさまたげとなつている。
従来から半導体素子内に保護回路を設け、サージ
電圧から半導体素子を保護している。半導体素子
内のパターン巾の微細化および素子の高密度化に
伴ない半導体素子の占有面積は縮少されつつあ
る。しかし、サージ電圧は外部要因により決定さ
れるため素子内の保護回路の占有面積はほとんど
変化しない。したがつて、半導体素子内の保護回
路の占有率は増加しつつあり、半導体素子面積縮
小化のさまたげとなつている。
本発明による半導体装置の一実施例を第２図に
もとづいて説明する。
もとづいて説明する。
第２図Ａは一例を示すもので、電気的導入線と
なる接地用ビームリード１４と他のビームリード
１３との間にサージ電圧保護素子１８、例えば酸
化ビスマス等の不純物を添加した酸化亜鉛焼結体
１８を介在させる。周囲は従来例と同様にセラミ
ツク１１と金属板１６あるいはプラスチツク樹脂
により密封する。半導体素子１２とは金属配線１
５によりそれぞれのビームリード１３，１４と接
続する。
なる接地用ビームリード１４と他のビームリード
１３との間にサージ電圧保護素子１８、例えば酸
化ビスマス等の不純物を添加した酸化亜鉛焼結体
１８を介在させる。周囲は従来例と同様にセラミ
ツク１１と金属板１６あるいはプラスチツク樹脂
により密封する。半導体素子１２とは金属配線１
５によりそれぞれのビームリード１３，１４と接
続する。
サージ電圧保護素子１８は、接地用ビームリー
ド１４と接続され他のビームリード１３の近傍ま
で配置された金属層１７と、他のビームリード１
３間に設置している。
ド１４と接続され他のビームリード１３の近傍ま
で配置された金属層１７と、他のビームリード１
３間に設置している。
第２図Ｂは他の実施例を示すもので、接地用ビ
ームリード１４と他のビームリード１３間にサー
ジ電圧保護素子１８を設置している。
ームリード１４と他のビームリード１３間にサー
ジ電圧保護素子１８を設置している。
第３図Ｃはさらに他の実施例を示すもので、サ
ージ保護素子１８上に接地用ビームリード１４お
よび他のビームリード１３を形成している。
ージ保護素子１８上に接地用ビームリード１４お
よび他のビームリード１３を形成している。
サージ電圧保護素子は、主成分の酸化亜鉛
（ZnO）と酸化ビスマスを主成分とする種々の添
加物を十分混合し、つぎに成形しやすいように粒
径100μｍ前後の粒子に造粒して、250〜400Kg／
cm2の圧力で成形する。つづいて1100℃以上の高温
で焼成を行ない、得られた焼結体の両面を研摩し
て電極を設けることにより形成する。しかる後ビ
ームリードあるいはセラミツクと接着し、前記半
導体装置用パツケージを形成する。
（ZnO）と酸化ビスマスを主成分とする種々の添
加物を十分混合し、つぎに成形しやすいように粒
径100μｍ前後の粒子に造粒して、250〜400Kg／
cm2の圧力で成形する。つづいて1100℃以上の高温
で焼成を行ない、得られた焼結体の両面を研摩し
て電極を設けることにより形成する。しかる後ビ
ームリードあるいはセラミツクと接着し、前記半
導体装置用パツケージを形成する。
本発明による半導体装置では、パツケージにサ
ージ電圧保護素子を形成してあるため外部から印
加されたサージ電圧は半導体素子に印加されな
い。したがつて、半導体素子内には、サージ保護
回路を設ける必要はなく、半導体素子の高密度
化、高集積化が可能となる。
ージ電圧保護素子を形成してあるため外部から印
加されたサージ電圧は半導体素子に印加されな
い。したがつて、半導体素子内には、サージ保護
回路を設ける必要はなく、半導体素子の高密度
化、高集積化が可能となる。
また、従来の保護回路は半導体素子と同一基板
上に形成してあるため、保護回路の能力、たとえ
ば耐圧500Vの保護回路に500V以上の電圧を加え
ると半導体素子が破壊されるという欠点があつ
た。しかし、酸化亜鉛系のサージ電圧保護素子は
半導体素子外に形成してあるためサージ電圧がい
くら増加しても接地用ビームリードに流れる電流
が増加するのみで、半導体素子は破壊されないと
いう利点がある。
上に形成してあるため、保護回路の能力、たとえ
ば耐圧500Vの保護回路に500V以上の電圧を加え
ると半導体素子が破壊されるという欠点があつ
た。しかし、酸化亜鉛系のサージ電圧保護素子は
半導体素子外に形成してあるためサージ電圧がい
くら増加しても接地用ビームリードに流れる電流
が増加するのみで、半導体素子は破壊されないと
いう利点がある。
第１図は従来の半導体装置の概略構成断面図、
第２図Ａ，Ｂ，Ｃはいずれも本発明の一実施例に
係るサージ電圧保護素子付半導体装置の概略構成
断面図である。 １２……半導体素子、１３，１４……ビームリ
ード、１８……サージ電圧保護素子。
第２図Ａ，Ｂ，Ｃはいずれも本発明の一実施例に
係るサージ電圧保護素子付半導体装置の概略構成
断面図である。 １２……半導体素子、１３，１４……ビームリ
ード、１８……サージ電圧保護素子。
Claims (1)
- １ 半導体素子と、同半導体素子への電気的導入
線となるビームリード線と、同ビームリード線間
に設けられた過電圧保護素子とよりなることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3526280A JPS56131951A (en) | 1980-03-19 | 1980-03-19 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3526280A JPS56131951A (en) | 1980-03-19 | 1980-03-19 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56131951A JPS56131951A (en) | 1981-10-15 |
| JPH0127583B2 true JPH0127583B2 (ja) | 1989-05-30 |
Family
ID=12436881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3526280A Granted JPS56131951A (en) | 1980-03-19 | 1980-03-19 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56131951A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850764A (ja) * | 1981-09-19 | 1983-03-25 | Mitsubishi Electric Corp | 電力用半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS495392A (ja) * | 1972-04-28 | 1974-01-18 |
-
1980
- 1980-03-19 JP JP3526280A patent/JPS56131951A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS495392A (ja) * | 1972-04-28 | 1974-01-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56131951A (en) | 1981-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506285A (en) | Substrate made of varistor material having a plurality of electronic components mounted thereon | |
| US4467345A (en) | Semiconductor integrated circuit device | |
| KR100271992B1 (ko) | 정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치 | |
| US3743897A (en) | Hybrid circuit arrangement with metal oxide varistor shunt | |
| JPH0750753B2 (ja) | トランジスタ装置 | |
| JPH0127583B2 (ja) | ||
| JP2710906B2 (ja) | 半導体装置 | |
| JPS64824B2 (ja) | ||
| JP2674073B2 (ja) | 集積回路装置 | |
| JPS6146049A (ja) | 半導体装置 | |
| KR100246730B1 (ko) | 칩 바리스터 및 그 설치장치 | |
| JPH0629471A (ja) | 半導体装置 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPS6174360A (ja) | 半導体集積回路装置 | |
| JPS6042856A (ja) | 半導体集積回路 | |
| JP2726555B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0130301B2 (ja) | ||
| JPH05267500A (ja) | 樹脂封止型半導体装置 | |
| JPS61237462A (ja) | 集積回路 | |
| JPS5988856A (ja) | 半導体装置 | |
| JPS5899221A (ja) | サ−ジ吸収器 | |
| JPS58159344A (ja) | 半導体集積回路 | |
| JPH0766013A (ja) | 支持碍子 | |
| JPH025416A (ja) | 半導体集積回路装置 | |
| JPH08213542A (ja) | 半導体装置 |