JPH01274513A - 位相ロック回路 - Google Patents
位相ロック回路Info
- Publication number
- JPH01274513A JPH01274513A JP63102387A JP10238788A JPH01274513A JP H01274513 A JPH01274513 A JP H01274513A JP 63102387 A JP63102387 A JP 63102387A JP 10238788 A JP10238788 A JP 10238788A JP H01274513 A JPH01274513 A JP H01274513A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- multiplier
- external control
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 10
- 239000013078 crystal Substances 0.000 abstract description 5
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- 108091028140 FREP Proteins 0.000 description 1
- 238000009412 basement excavation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は位相ロック回路に関し、特に外部電圧により電
圧制御発振器（ＶＣＯ）の出力周波数を制御可能な位相
ロック回路に関する。
圧制御発振器（ＶＣＯ）の出力周波数を制御可能な位相
ロック回路に関する。
（従来の技術）
位相ロック回路（ＰＬＬ）は電圧制御発振器（ＶＣＯ）
の出力周波数を基準周波数を基準として長期的に安定化
させるために利用される。
の出力周波数を基準周波数を基準として長期的に安定化
させるために利用される。
（発明が解決しようとする課題）
しかし、従来のＰＬＬ回路は外部の制御電圧により発振
周波数が変化しない。従って、外部の制御電圧に従って
発振周波数を変化させたいときは、ｖｃｘｏのごとく水
晶発振器の発振周波数を無理やり制御したり、リチウム
タンタレートのごとくＱ値の低い素子を発振回路に用い
たりしていた。
周波数が変化しない。従って、外部の制御電圧に従って
発振周波数を変化させたいときは、ｖｃｘｏのごとく水
晶発振器の発振周波数を無理やり制御したり、リチウム
タンタレートのごとくＱ値の低い素子を発振回路に用い
たりしていた。
本発明は従来の技術の上記欠点を改善し、外部電圧によ
りＶＣＯの出力周波数を制御可能な位相 ′ロック
回路を提供することを目的とする。
りＶＣＯの出力周波数を制御可能な位相 ′ロック
回路を提供することを目的とする。
（課題を解決するための手段）
前記目的を達成するための本発明の特徴は、基準発振器
と、その出力を一方の入力に受容する１対の位相検波器
と、各位相検波器の出力をローパスフィルタを介して一
方の入力に受容する１対の加算器と、各加算器の出力に
より制御される１対の電圧制御発振器と、各電圧制御発
振器の出力の積を与える第１の掛算器と、該第１の掛算
器の出力と前記基準発振器の出力との積を前記位相検波
器の他方の入力に与える第２の掛算器とを有し、前記加
算器の他方の入力に印加される外部制御電圧により前記
電圧制御発振器の発掘周波数を制御可能な位相ロック回
路にある。
と、その出力を一方の入力に受容する１対の位相検波器
と、各位相検波器の出力をローパスフィルタを介して一
方の入力に受容する１対の加算器と、各加算器の出力に
より制御される１対の電圧制御発振器と、各電圧制御発
振器の出力の積を与える第１の掛算器と、該第１の掛算
器の出力と前記基準発振器の出力との積を前記位相検波
器の他方の入力に与える第２の掛算器とを有し、前記加
算器の他方の入力に印加される外部制御電圧により前記
電圧制御発振器の発掘周波数を制御可能な位相ロック回
路にある。
（作用）
外部制御電圧は加算器を介して２つの電圧制御発振器に
印加されそれらの出力周波数を変化させる。２つの電圧
制御発振器の発振周波数は相互に等しく、第１の掛算器
の出力にはＤＣ成分があられれ、第２の掛算器の出力に
は、第１の掛算器の出力と基準周波数の積があられれ、
これが位相検波器により基準発振器の出力と位相比較さ
れ、定常状態では回路がロックされる。
印加されそれらの出力周波数を変化させる。２つの電圧
制御発振器の発振周波数は相互に等しく、第１の掛算器
の出力にはＤＣ成分があられれ、第２の掛算器の出力に
は、第１の掛算器の出力と基準周波数の積があられれ、
これが位相検波器により基準発振器の出力と位相比較さ
れ、定常状態では回路がロックされる。
従って、外部制御電圧により出力周波数を制御し、かつ
回路をロックすることが可能であり、本発明の目的が達
成される。
回路をロックすることが可能であり、本発明の目的が達
成される。
（実施例）
添付図面は本発明の実施例を示し、１は基準発ＦＡｗ、
３と２１は位相検波器、５と１８はローパスフィルタ（
ＬＰＦ）、７と１７は加算器、９と１５は電圧制御発振
器（ＶＣＯ）、１１と１２は掛算器、２３は外部制御電
圧、２４は水晶振動子を示す。
３と２１は位相検波器、５と１８はローパスフィルタ（
ＬＰＦ）、７と１７は加算器、９と１５は電圧制御発振
器（ＶＣＯ）、１１と１２は掛算器、２３は外部制御電
圧、２４は水晶振動子を示す。
２つの電圧制御発振器９と１５の発振周波数は相互に等
しいものとする（ ｆ ｖｃｏ Ｉ ” ｆ ｖｃｏ２
＝ ｆｖｃｏ ）。
しいものとする（ ｆ ｖｃｏ Ｉ ” ｆ ｖｃｏ２
＝ ｆｖｃｏ ）。
外部制御電圧２３は加算器７及び１７（及び線８及び１
６）を介して２つの電圧制御発振器９及び１５に印加さ
れ、これらの発振周波数を変化させる。２つの発振周波
数は線ｌＯ及び１４を介して掛算器１１に印加される。
６）を介して２つの電圧制御発振器９及び１５に印加さ
れ、これらの発振周波数を変化させる。２つの発振周波
数は線ｌＯ及び１４を介して掛算器１１に印加される。
ｆ ｖｅａｌ” ｆ ｖｃｏ２なので、掛算器１１の出
力１２には直流分（ＤＣ）及び倍周波成分２ｆＶＣＯが
あられれる。ローパスフィルタ（図示なし）により倍周
波成分２ｆｖｃ０を除去すると、掛算器１３にはＤＣ成
分が印加される。
力１２には直流分（ＤＣ）及び倍周波成分２ｆＶＣＯが
あられれる。ローパスフィルタ（図示なし）により倍周
波成分２ｆｖｃ０を除去すると、掛算器１３にはＤＣ成
分が印加される。
一方、掛算器１３の他方の入力には、水晶振動子２４に
よる基準発振器１の出力が印加され、従つて、掛算器１
３の出力２２には基準発振器の出力周波数ｆ ＲＥＦが
あられれる。線２２における周波数がｆＲＥＰの時は回
路がロックされた状態で、回路はこの状態となるように
制御される。ロックの条件はｆ ＶＣＯＩ ” ｆ Ｖ
ＣＯ２であって、ｆ ＶＣＯの値自体の影響はうけない
。
よる基準発振器１の出力が印加され、従つて、掛算器１
３の出力２２には基準発振器の出力周波数ｆ ＲＥＦが
あられれる。線２２における周波数がｆＲＥＰの時は回
路がロックされた状態で、回路はこの状態となるように
制御される。ロックの条件はｆ ＶＣＯＩ ” ｆ Ｖ
ＣＯ２であって、ｆ ＶＣＯの値自体の影響はうけない
。
外部制御電圧２３を変化させ、２つの電圧制御発信器に
均等に制御電圧を与えれば、ＶＣＯの発振周波数が変化
する。又、外部制御電圧２３を与えないときは、回路は
ループで制御されてロックされているので安定な出力周
波数が保証される。なお位相検波器３と２１は基準発振
器１の出力と線２２の位相を比較し、両者の差異に従っ
て電圧制御発振器を制御するもので、従来の位相ロック
回路に用いられる位相検波器と同様の動作をするもので
ある。又ローパスフィルタ５と１８の動作も従来のもの
と同様である。
均等に制御電圧を与えれば、ＶＣＯの発振周波数が変化
する。又、外部制御電圧２３を与えないときは、回路は
ループで制御されてロックされているので安定な出力周
波数が保証される。なお位相検波器３と２１は基準発振
器１の出力と線２２の位相を比較し、両者の差異に従っ
て電圧制御発振器を制御するもので、従来の位相ロック
回路に用いられる位相検波器と同様の動作をするもので
ある。又ローパスフィルタ５と１８の動作も従来のもの
と同様である。
（発明の効果）
以上のごとく本発明によると、位相ロック回路によりロ
ックされ、かつ、外部制御電圧により制御可能な安定な
周波数を得ることができる。
ックされ、かつ、外部制御電圧により制御可能な安定な
周波数を得ることができる。
添付図面は本発明による位相ロック回路を示す。
１ ：基準発掘器
３．２１：位相検波器
５．１８；ローパスフィルタ
７．１７；加算器
９．１５；電圧制御発振器
１１．１：］；掛算器
２３；外部制御電圧
２４；水晶振動子
Claims (1)
- 基準発振器と、その出力を一方の入力に受容する１対の
位相検波器と、各位相検波器の出力をローパスフィルタ
を介して一方の入力に受容する１対の加算器と、各加算
器の出力により制御される１対の電圧制御発振器と、各
電圧制御発振器の出力の積を与える第１の掛算器と、該
第１の掛算器の出力と前記基準発振器の出力との積を前
記位相検波器の他方の入力に与える第２の掛算器とを有
し、前記加算器の他方の入力に印加される外部制御電圧
により前記電圧制御発振器の発振周波数を制御可能なこ
とを特徴とする位相ロック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63102387A JPH01274513A (ja) | 1988-04-27 | 1988-04-27 | 位相ロック回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63102387A JPH01274513A (ja) | 1988-04-27 | 1988-04-27 | 位相ロック回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01274513A true JPH01274513A (ja) | 1989-11-02 |
Family
ID=14326039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63102387A Pending JPH01274513A (ja) | 1988-04-27 | 1988-04-27 | 位相ロック回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01274513A (ja) |
-
1988
- 1988-04-27 JP JP63102387A patent/JPH01274513A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
| JPS58182323A (ja) | 位相同期回路 | |
| KR930018947A (ko) | 2중 루프 pll회로 | |
| JPH01274513A (ja) | 位相ロック回路 | |
| US20060165206A1 (en) | Phase locked loop circuit, electronic device including a phase locked loop circuit and method for generating a periodic signal | |
| JPS61128629A (ja) | Ｐｌｌ変調器 | |
| JPH03140030A (ja) | 低雑音発振回路 | |
| JP2757801B2 (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| JP3010961B2 (ja) | Ｐｌｌ回路 | |
| JPS63128816A (ja) | Ｐｌｌ回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP2788807B2 (ja) | ルビジウム原子発振器 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JP2834740B2 (ja) | 周波数シンセサイザ | |
| JPH0443716A (ja) | 周波数逓倍回路 | |
| JPH05122066A (ja) | 周波数シンセサイザ | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS62285521A (ja) | 周波数シンセサイザ | |
| JPS6022828A (ja) | Ｆｍ信号発生器 | |
| JPH09246967A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH0728256B2 (ja) | 信号発生装置 | |
| JPH04142813A (ja) | フェーズロックドループ | |
| JPH09223963A (ja) | 周波数逓倍装置 | |
| JP2002152037A (ja) | 位相同期発振回路 | |
| JPH02260714A (ja) | Ｐｌｌ回路 |