JPH01273407A - 広帯域ｐｌｌシンセサイザ変調方式 - Google Patents

広帯域ｐｌｌシンセサイザ変調方式

Info

Publication number
JPH01273407A
JPH01273407A JP63103702A JP10370288A JPH01273407A JP H01273407 A JPH01273407 A JP H01273407A JP 63103702 A JP63103702 A JP 63103702A JP 10370288 A JP10370288 A JP 10370288A JP H01273407 A JPH01273407 A JP H01273407A
Authority
JP
Japan
Prior art keywords
gain
modulation signal
circuit
adjustment circuit
gain adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63103702A
Other languages
English (en)
Other versions
JPH063845B2 (ja
Inventor
Kenji Sai
齋　賢治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP63103702A priority Critical patent/JPH063845B2/ja
Priority to US07/343,484 priority patent/US4942374A/en
Priority to CA000597908A priority patent/CA1318369C/en
Priority to DE89107549T priority patent/DE68908245T2/de
Priority to EP89107549A priority patent/EP0339605B1/en
Publication of JPH01273407A publication Critical patent/JPH01273407A/ja
Publication of JPH063845B2 publication Critical patent/JPH063845B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/005—Modulation sensitivity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/005—Modulation sensitivity
    • H03C2200/0054—Filtering of the input modulating signal for obtaining a constant sensitivity of frequency modulation

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＰＬＬシンセサイザの変調方式に関する。
（従来の技術） この種の変調方式の基本例を第３図を参照して説明する
。
第３図において、発振器１で発生された基準周波数を分
周数Ｍの第１の分周器２で分周して位相比較器３に供給
する０位相比較器３、所定の低域通過特性を有するルー
プフィルタ４、利得Ｋｖの電圧制御発振器（以下、ＶＣ
Ｏと呼ぶ）５及びＶＣＯ５からの発振周波数を分周し位
相比較器３にフィードバックする分周数Ｎの第２の分周
器６とでＰＬＬ回路を梢成し、このＰＬＬ回路に２つの
回路により変調信号入力端子７からの変調信号を加える
ようにしている。２つの回路のうち第１の回路は、位相
比較器３とループフィルタ４との間に第１の加算器８を
設け、補正回路（積分器）９を通した変調信号を位相比
較器３の出力に加算してループフィルタ４に供給する回
路である。第２の回路は、ループフィルタ４とＶＣＯ５
との間に第２の加算器１０を設け、変調信号をループフ
ィルタ４の出力に加算してＶＣＯ５に供給する回路であ
る。
この方式は、音声信号とディジタル信号の両信号で変調
をかける際に、変調信号の全周波数帯域において周波数
特性を平坦にすることができる。
しかしながら、ＶＣＯ５の発振周波数、すなわちキャリ
ア周波数の帯域幅が広い場合には、キャリア周波数によ
って第２の分周器６の分周数Ｎ（場合によってはＶＣＯ
５の利得に、）が変化するため、変調感度が変化すると
いう欠点がある。
このような欠点を解消した改良例として、第４図に示し
たものがある。第３図と同じ部分には同一番号を付し、
説明は省略する。この方式では、第３図に示した利得固
定型の位相比較器３の代わりに利得可変型の位相比較器
３′を用いて第１のＤ−Ａ変換器１２で利得を制御し、
変調信号入力線路には第２のＤ−Ａ変換器１３、増幅器
１４を設けて、変調信号入力レベルを制御するようにし
ている。具体的に言えば、位相比較器３′の利得を、第
１のＤ−Ａ変換器１２により分周数Ｎに比例し、かつＶ
ＣＯ５の利得に、に反比例するように制御すると共に、
変調信号入力レベルを、第２のＤ−Ａ変換器１３により
利得に、に反比例するように制御している。
（発明が解決しようとする課題） 第４図の方式では広帯域のキャリア周波数であっても変
調感度の変化を抑制できるが、利得可変型の位相比較器
を必要とする。しかしながら、利得可変型の位相比較器
は、特殊なタイプであり、品種が少なくて高価であると
いう欠点がある。
以上の点に鑑み、本発明の技術的課題は、利得固定型の
位相比較器を使用し、変調信号の全周波数帯域で変調感
度が平坦なだけでなく、キャリア周波数やｖＣＯの利得
に無関係に変調感度が一定の広帯域ＰＬＬシンセサイザ
の変調方式を提供することにある。
（課題を解決するための手段） 第１の発明では、位相比較器とループフィルタと利得Ｋ
ｖの電圧制御発振器と該電圧制御発振器の出力を分周数
Ｎの分周器を通して前記位相比較器にフィードバックす
る回路とを含むＰＬＬ回路に、変調信号を補正回路を通
した後前記位相比較器の出力と加算して前記ループフィ
ルタに供給する第１の加算回路と、前記変調信号と前記
ループフィルタ出力とを加算して前記電圧制御発振器に
供給する第２の加算回路とを設けたＰＬＬシンセサイザ
において、前記補正回路への前記変調信号入力線路、前
記第２の加算器への前記変調信号入力線路にそれぞれ、
第１、第２の利得調整回路を設け、前記第１の利得調整
回路の利得Ｇ、を前記分周数Ｎに反比例させて制御する
と共に、前記第２の利得調整回路の利得Ｇ２を前記利得
に、に反比例させて制御するようにしたことを特徴とす
る。
第２の発明では、前記第１の利得調整回路を前記補正回
路、前記第２の加算器に共通の変調信号入力線路に設け
、前記第２の加算器への変調信号入力線路には、前記第
２の利得！ｇ整回路の代わりに利得Ｇ　２　／　Ｇ　＋
を有する第３の利得調整回路を設け、前記第１の利得調
整回路の利得Ｇ、を前記分周数Ｎに反比例させて制御す
ると共に、前記利得Ｇ　２　／　Ｇ　＋を前記分周数Ｎ
に比例させかつ前記利得に、に反比例させて制御するよ
うにしたことを特徴とする。
（実施例） 第１図は本発明の第１の実施例を示し、第３図と同じ部
分には同一番号を付し、説明は省略する。
本実施例では補正回路９に至る変調信号入力線路に利得
Ｇ、の第１の利得調整回路１５を設けて利得Ｇ１を第２
の分周器６の分周数Ｎに反比例するように制御し、第２
の加算器１０に至る変調信号入力線路には利得Ｇ２の第
２の利得調整回路１６を設けて利得Ｇ２をＶＣＯ５の利
得に、に反比例するように制御することを特徴とする。
以下にその理由を説明する。
第１図のように組成されたＰＬＬシンセサイザの変調特
性は次式で表わされる。
Δωｏ　　（Ｓ）＝＝ｅ、（Ｓ）　　・Ｋｖ　　・Ｇｘ
　　・但し、Δω、　（Ｓ）　：キャリア周波数の周波
数漏拶ｅ、（Ｓ）：変調信号入力レベル に、二位相比較器３の利得（一定） Ｆ（Ｓ）：ループフィルタ４の伝達間数Ｇ（Ｓ）　：補
正回路９の伝達関数 ここで、 とすれば、 Δω（＋　（Ｓ）　＝Ｃ，（Ｓ）　　・Ｋ、　・Ｇ２　
　　・”（３）となる、補正回１９は積分器であり、そ
の伝達間数Ｇ　（Ｓ）を、 （但し、τ：積分器の時定数）とおけば、（２）式４式
％ （４）式より、 へ となる、（５）式を満足させながら、（３）式の右辺を
、 Ｋ、・Ｇ２＝Ｃ（一定）　　　　　・・・（６）とでき
れば、キャリア周波数、変調信号周波数めいずれにも関
係なくΔω。（Ｓ）を一定、平坦にできる。
（６）式より、 （７）式を（５）式に代入して、 （但し、β＝Ｃ・τ・Ｋ４）　　　・・・（８）（７）
、　（８）式により、Ｇ＋を分周数Ｎに反比例させて制
御し、Ｇ窃を利得に、に反比例させて制御することによ
り課題を達成できることが理解できよう、なお、上記制
御はＣＰＵ　（図示せず）により行われる。ｆＱＩち、
ＣＰＵは分周数Ｎ、利得に１等の入力データに応じて第
１の利得調整回路１５の利得Ｇ１を分周数Ｎに反比例す
るように制御し、第２の利得調整回路の利得Ｇ２をＶＣ
Ｏ５の利得に、に反比例するように制御する。
なお、第１図においてキャリア周波数に関係な（ＶＣＯ
５の利得に、（＝変調感度）を一定にできれば（実願昭
５６−１４２８９５号参照）、第２の利得ｌｉＩ整回路
１６の利得Ｇ２を固定とすることができ、この場合筒１
の利得調整回路１５の利得Ｇ１を分周数Ｎに反比例させ
て制御するだけで良い。
第２図は本発明の第２の実施例を示す６本実施例の特徴
は、利得Ｇ１の第１の利得調整回路１５を補正回路９と
第２の加算器１０に共通の変調信号入力線路に設けて利
得Ｇ、を分周器Ｎに反比例させて制御し、第２の加算器
１０への変調信号入力線路回路１７を設けて利得Ｇ２’
を分周数Ｎに比例させ、かつＶＣＯ５の利得に、に反比
例させて制御することにある。これは以下の理由にもと
づく。
すなわち、第１図における第１、第２の加算器８．１０
への変調信号人力Ｖｌ、Ｖ２はそれぞれ、Ｖ＋　＝ｅｅ
ａ　（Ｓ）　　・ＧＩ　　・Ｇ（Ｓ）　Ｏ：　　−一方
、第２図の例では ■＋　””ｅｍ　（Ｓ）　　・ＧＩ−Ｇ（ｓ）　ｏｃ　
　−となり、本実施例においても第１の実施例と同じ効
果が得られる。
（発明の効果） 以上説明してきたように、本発明によれば、広帯域ＰＬ
Ｌシンセサイザにおいて２個所から変調信号を加えるに
際し利得調整回路を設けてそれぞれの変調信号レベルを
あらかじめ定められた関係にもとづいて制御できるよう
にしたことにより、利得固定型の位相比較器を用いてキ
ャリア周波数や■ＣＯ利得に関係なく変調感度を一定に
でき、しかも変調信号の全周波数帯域で変調感度の平坦
な変調方式を提供できる。利得固定型の位相比較器は利
得可変型のものに比べて品種が多く安価であり、したが
って安価な広帯域ＰＬＬシンセサイザを提供できる。
【図面の簡単な説明】
第１図、第２図はそれぞれ本発明の第１、第２の実施例
のブロック図、第３図、第４図はそれぞれ従来例のブロ
ック図。 図中、７は変調信号入力端子、１１は出力端子、１５は
第１の利得調整回路、１６は第２の利得調整回路、１７
は第３の利得調整回路。 手続有１正書（自発） 昭和６３年６月３日

Claims (1)

  1. 【特許請求の範囲】 １、位相比較器とループフィルタと利得Ｋ＿ｖの電圧制
    御発振器と該電圧制御発振器の出力を分周数Ｎの分周器
    を通して前記位相比較器にフィードバックする回路とを
    含むＰＬＬ回路に、変調信号を補正回路を通した後前記
    位相比較器の出力と加算して前記ループフィルタに供給
    する第１の加算回路と、前記変調信号と前記ループフィ
    ルタ出力とを加算して前記電圧制御発振器に供給する第
    ２の加算回路とを設けたＰＬＬシンセサイザにおいて、
    前記補正回路への前記変調信号入力線路、前記第２の加
    算器への前記変調信号入力線路にそれぞれ、第１、第２
    の利得調整回路を設け、前記第１の利得調整回路の利得
    Ｇ＿１を前記分周数Ｎに反比例させて制御すると共に、
    前記第２の利得調整回路の利得Ｇ＿２を前記利得Ｋ＿ｖ
    に反比例させて制御するようにしたことを特徴とする広
    帯域ＰＬＬシンセサイザ変調方式。 ２、請求項１記載の広帯域ＰＬＬシンセサイザ変調方式
    において、前記第１の利得調整回路を前記補正回路、前
    記第２の加算器に共通の変調信号入力線路に設け、前記
    第２の加算器への変調信号入力線路には、前記第２の利
    得調整回路の代わりに利得Ｇ＿２／Ｇ＿１を有する第３
    の利得調整回路を設け、前記第１の利得調整回路の利得
    Ｇ＿１を前記分周数Ｎに反比例させて制御すると共に、
    前記利得Ｇ＿２／Ｇ＿１を前記分周数Ｎに比例させかつ
    前記利得Ｋ＿ｖに反比例させて制御するようにしたこと
    を特徴とする広帯域ＰＬＬシンセサイザ変調方式。
JP63103702A 1988-04-26 1988-04-26 広帯域ｐｌｌシンセサイザ変調方式 Expired - Fee Related JPH063845B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63103702A JPH063845B2 (ja) 1988-04-26 1988-04-26 広帯域ｐｌｌシンセサイザ変調方式
US07/343,484 US4942374A (en) 1988-04-26 1989-04-25 Phase-locked loop type synthesizer having modulation function
CA000597908A CA1318369C (en) 1988-04-26 1989-04-26 Phase-locked loop type synthesizer having modulation function
DE89107549T DE68908245T2 (de) 1988-04-26 1989-04-26 Synthetisierer mit Phasenregelkreis für Modulation.
EP89107549A EP0339605B1 (en) 1988-04-26 1989-04-26 Phase-locked loop type synthesizer having modulation function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63103702A JPH063845B2 (ja) 1988-04-26 1988-04-26 広帯域ｐｌｌシンセサイザ変調方式

Publications (2)

Publication Number Publication Date
JPH01273407A true JPH01273407A (ja) 1989-11-01
JPH063845B2 JPH063845B2 (ja) 1994-01-12

Family

ID=14361087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63103702A Expired - Fee Related JPH063845B2 (ja) 1988-04-26 1988-04-26 広帯域ｐｌｌシンセサイザ変調方式

Country Status (5)

Country Link
US (1) US4942374A (ja)
EP (1) EP0339605B1 (ja)
JP (1) JPH063845B2 (ja)
CA (1) CA1318369C (ja)
DE (1) DE68908245T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012509607A (ja) * 2008-11-18 2012-04-19 ジェナム コーポレイション 畳み込み逐次型適応等化器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5230088A (en) * 1991-10-24 1993-07-20 Symbol Technologies, Inc. Radio transceiver and related method of frequency control
US5542095A (en) * 1993-08-24 1996-07-30 Pacific Communication Sciences Frequency Reference Compensation
US5487183A (en) * 1994-04-04 1996-01-23 Nanni; Peter Method and apparatus for a data transmitter
US5666321A (en) * 1995-09-01 1997-09-09 Micron Technology, Inc. Synchronous DRAM memory with asynchronous column decode
US6674331B2 (en) * 2001-11-09 2004-01-06 Agere Systems, Inc. Method and apparatus for simplified tuning of a two-point modulated PLL
GB2389253B (en) 2002-05-31 2005-09-21 Hitachi Ltd Transmitter and semiconductor integrated circuit for communication
GB2416254B (en) 2002-05-31 2006-06-28 Renesas Tech Corp Semiconductor integrated circuit for communication, radio-communications apparatus, and transmission starting method
GB2412512B (en) 2002-05-31 2005-11-16 Renesas Tech Corp A communication semiconductor integrated circuit, a wireless communication apparatus, and a loop gain calibration method
GB2389255B (en) 2002-05-31 2005-08-31 Hitachi Ltd Apparatus for radio telecommunication system and method of building up output power
GB2394372B (en) * 2002-10-19 2004-08-25 Motorola Inc Frequency generation in a wireless communication unit
US7230505B2 (en) * 2005-04-04 2007-06-12 Freescale Semiconductor, Inc. Voltage controlled oscillator with gain control
CN1731680B (zh) * 2005-08-12 2010-04-28 曹伟勋 一种直接调制压控振荡器的频率调制器和调制方法
US7835650B2 (en) * 2006-07-11 2010-11-16 Drexel University Optical domain frequency down-conversion of microwave signals
US8193866B2 (en) * 2007-10-16 2012-06-05 Mediatek Inc. All-digital phase-locked loop

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4052672A (en) * 1976-07-22 1977-10-04 Motorola, Inc. Extended phase-range, high fidelity modulator arrangement
US4242649A (en) * 1979-07-13 1980-12-30 Harris Corporation Method and apparatus for modulating a phase locked loop
US4321706A (en) * 1980-07-14 1982-03-23 John Fluke Mfg. Co., Inc. Frequency modulated phase-locked loop signal source
US4313209A (en) * 1980-07-14 1982-01-26 John Fluke Mfg. Co., Inc. Phase-locked loop frequency synthesizer including compensated phase and frequency modulation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012509607A (ja) * 2008-11-18 2012-04-19 ジェナム コーポレイション 畳み込み逐次型適応等化器

Also Published As

Publication number Publication date
US4942374A (en) 1990-07-17
DE68908245T2 (de) 1994-01-05
EP0339605A2 (en) 1989-11-02
JPH063845B2 (ja) 1994-01-12
CA1318369C (en) 1993-05-25
EP0339605A3 (en) 1990-08-29
DE68908245D1 (de) 1993-09-16
EP0339605B1 (en) 1993-08-11

Similar Documents

Publication Publication Date Title
JPH01273407A (ja) 広帯域ｐｌｌシンセサイザ変調方式
US7876170B2 (en) Frequency modulator, frequency modulating method, and wireless circuit
JP2962554B2 (ja) 周波数又は位相の変調装置
JPS58105631A (ja) 周波数変調送信機
US4500857A (en) Frequency modulated phase locked loop
US4156851A (en) Constant-phase delay network
JPH04357703A (ja) 周波数変調回路
JP2004518382A (ja) ２点変調を有するトランシーバのトリミング法
JPS5938778B2 (ja) Ａｍステレオ受信機
JPS5912214B2 (ja) 同期信号発生回路
US3480883A (en) Frequency modulated phase-locked oscillator
US4473801A (en) Demodulator circuit with phase control loop
JPS6328378B2 (ja)
JP2638101B2 (ja) Ｆｍ変調回路
JPH063857B2 (ja) 可変エンフアシス回路
US5347240A (en) Circuit and method for automatically controlling the carrier frequency of a video recording device
JPH01284021A (ja) 広帯域ｐｌｌシンセサイザ周波数変調方式
JPS6374206A (ja) 位相変調方式
JPH018024Y2 (ja)
JPS62207016A (ja) 減衰回路
JPH033420A (ja) Ｐｌｌ回路
JPH0548482A (ja) 帰還型ｆｍ復調装置
JPH01129615A (ja) 周波数シンセサイザ装置
JPS5951172B2 (ja) 周波数分割フイルタ
JPH04344713A (ja) 位相同期回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees